METHOD AND APPARATUS FOR ACTUATING ELECTRICAL AND/OR ELECTRONIC COMPONENTS OF A MOTOR VEHICLE MODULEThe invention relates to an apparatus for actuating bus nodes (BK1 to BKn) by means of a differential communication bus (DB) having a bus master (ECU), wherein the serial, bidirectional differential communication bus (DB) has a first single-wire bus (DBa) and a second single-wire bus (DBb). Each bus node (BKA) has a differential interface (IFj), an address detection unit (ADRj), and a bus node address register (BKADRj). The communication bus (DB) can be found at least in a first differential logic state (z1) and a second differential logic state (z2). The interface (IFj) is in each case connected to the communication bus (DB), in order to transmit data via the latter and/or to receive data from the latter. The bus master (ECU) transmits data to be transmitted thereby as bit sequences in bitstream packets (frames, BP). The frames (BP) transmitted by the bus master (ECU) have data information (DATA). The data information (DATA) comprises address information (ADRD) and useful information(INFO), wherein the address detection units (ADR1 to ADRn) evaluate the address information (ADRD) from the frames (BP) and only then permit use of the contained useful information (INFO) by the bus nodes (BKj) if the content of the address information (ADRD) corresponds to the content of the bus note address register (BKADRj). The bus nodes (BKj) have means to carry out an auto addressing methodin order to fill the bus node address register (BKADRj) with a logical bus node address which corresponds to the physical position of this bus node (BKj) from the n bus nodes (BK1 to BKn) within the differential two-wire communication bus (DB). An item of file synchronization information is concomitantly transmitted. The addressing mode is started by a signal from the bus master (ECU).Device for operating an electrical and/or electronic bus node, having:-a serial bidirectional differential two-wire communication bus (db),-n bus nodes (bk)1to bkn) wherein n is a positive integer greater than 1,-a bus master (ecu),-wherein the two-wire communication bus (db) has a first single-wire bus (db)a) and a secondsingle wire bus (db)b)，-wherein the n bus nodes (bk)1to bkn) each of which has-differential serial interface (if)j)，microcontroller (μ c)j)，-a clock generator (clkg)j)，-a sampling device (at)j) and are and-an address identification unit (adr)j) and bus node address register (bkadr)j)，-wherein the n bus nodes (bk)1to bkn) is provided with at least one light emitting device (led)j) and at least one energy supply device (ev)j) the bus node of the light-emitting device of (a),-wherein the at least one bus node (bk)1to bkn) at least one energy supply device (ev)j) is arranged for coupling to said at least one bus node (bk)1to bkn) is powered by at least one light emitting device (led),-wherein the two-wire communication bus (db) is capable of being in at least a first differential logic state (z1) and a second differential logic state (z2),-wherein the at least one light emitting device bus node (bk) 1to bkn) serial interface (if)j) are connected to the two-wire communication bus (db) in order to transmit data via the two-wire communication bus (db) and/or to receive data via the two-wire communication bus (db), respectively,-wherein the bus master (ecu) obtains externally for the n bus nodes (bk)1to bkn) the control command(s) of (2),-wherein the bus master (ecu) converts the control commands into a bit stream to be sent to the bus node (bk) via the two-wire communication bus (db)1to bkn)，-wherein the bus master (ecu) sends bits of a bit stream to be sent by the bus master (ecu) via the two-wire communication bus (db) according to a clock (clk) set by the bus master (ecu),-wherein the bus master (ecu) receives via the two-wire communication bus (db) the data from the n bus nodes (bk)1to bkn) the resulting bit stream is then converted into a bit stream,-wherein each bus node (bk)1to bkn) clock generator (clkg)j) at respective bus node (bk)1to bkn) generates a sampling signal (clka)j)，-wherein each bus node (bk)1to bkn) sampling device (at)j) according to the bus node (bk)j) of the sampled signal (clka)j) sampling a bit stream transmitted via the two-wire communication bus (db) in order to obtain the bus node (bk) j) the local bit stream within the bit stream is,-wherein the bus master (ecu) sends the bit stream to be sent as a bit sequence in a bit stream packet (bp),-wherein if the bus master (ecu) and n bus nodes (bk)1to bkn) one of which does not transmit data via the two-wire communication bus (db), the two-wire communication bus (db) assumes the first differential logic state (z1) or a third differential logic state (z3), and-wherein said bitstream packet (bp) has a temporal sequence of m single bits of said bitstream packet (bp) having the same temporal length tbwhere m is a positive integer, where in a bitstream packet (bp), the time length tbdoes not vary more than equal to +/- (0.4/m) × tbby the factor of (a) of (b),-wherein at least a part of the bitstream packets (bp) sent by the bus master (ecu) have the following-a start signal (start) in the form of i bits out of m bits of a respective bitstream packet (bp) in a second differential logic state (z2) on the serial bidirectional differential two-wire communication bus (db), where i is a positive integer and i-1 ≦ m/3,-synchronization information (sync) consisting of k bits, where k is a positive integer,-for coupling said bus node (bk) j) clock generator (clkg)j) of the sampled signal (clka)j) phase-synchronized with the phase of the clock (clk) of the bus master (ecu), or-for coupling said bus node (bk)j) clock generator (clkg)j) of the sampled signal (clka)j) phase-synchronizing with a phase of a clock (clk) of the bus master (ecu), and coupling the bus node (bk)j) clock generator (clkg)j) of the sampled signal (clka)j) frequency-synchronized with the frequency of the clock (clk) of the bus master (ecu),-data information (data) consisting of the remaining bits of the m-i-k bits of the m bits of the respective bitstream packet (bp),-wherein the data information (data) comprises address information (adrd), useful information (info) and verification information (chkd),-wherein at least a part of the useful information (info) comprises illumination information (ild) for associating the logical content of the address information (adrd) with the bus node (bk)j) bus node address register (bkadr)j) is consistent, control is performed through the bus node (bk) in accordance with the lighting informationj) energy supply device (ev)j) to the bus node (bk)j) light emitting device (led)j) the power supply of (a) is performed,-wherein the bus node (bk)1to bkn) address identification unit (adr) j) evaluating address information (adrd) of the b...
차량 모듈의 전기 및/또는 전자부품의 제어 방법 및 장치본 발명은 직렬 양 방향 차동 2선식-커뮤니케이션 버스(DB)를 포함하는 버스 노드(BK1 내지 BKn)를 제어하기 위한 장치에 관한 것이며, 상기 직렬 양 방향 차동 2선식-커뮤니케이션 버스(DB)는 제1 싱글 와이어 버스(DBa)와 제2 싱글 와이어 버스(DBb)를 구비한다. 개별 버스 노드(BKj)는 차동 인터페이스(IFj), 어드레스 감지장치(ADRj) 및 버스 노드 어드레스 레지스터(BKADRj)를 구비한다. 커뮤니케이션 버스(DB)는 적어도 첫 번째 차동 논리 상태(z1)와 두 번째 차동 논리 상태(z2)에 놓일 수 있다. 인터페이스(IFj)는 데이터를 커뮤니케이션 버스를 통해 수신 및/또는 이러한 커뮤니케이션 버스를 통해 수신하기 위해, 커뮤니케이션 버스(DB)와 연결되어 있다. 버스 마스터(ECU)는 이러한 버스 마스터로부터 전송될 데이터를 비트 시퀀스로서 비트-스트림-패킷(BP)(영문 표기: Frame, BP)으로 전송한다. 버스 마스터(ECU)로부터 전송된 비트-스트림-패킷(BP)은 데이터 정보(DATA)를 구비한다. 데이터 정보(DATA)는 어드레스 정보(ADRD)와 이용 정보(INFO)를 포함하며, 어드레스 감지장치(ADR1 내지 ADRn)는 비트-스트림-패킷(BP)의 어드레스 정보(ADRD)를 평가하고, 이어서 어드레스 정보(ADRD)의 내용이 버스 노드 어드레스 레지스터(BKADRj)의 내용과 일치할 경우, 버스 노드(BKj)를 통해 획득한 이용 정보(INFO)를 사용할 수 있도록 한다. 버스 노드(BKj)는 자동 주소지정 방법을 실행하기 위한 장치를 구비하며, 이것은 버스 노드 어드레스 레지스터(BAKDRj)를 논리 버스 노드 어드레스로 채우기 위한 것으로서, 이때 논리 버스 노드 어드레스는 차동 2선식-커뮤니케이션 버스(DB) 내에서 n 버스 노드(BK1 내지 BKn)의 이러한 버스 노드(BKj)의 물리적 위치와 일치한다. 클럭 동기화 정보도 전송된다. 주소지정 모드는 버스 마스터(ECU)의 신호를 통해 개시된다.전기 및/또는 전자 버스 노드를 작동시키기 위한 장치로서, 상기 장치는,- 직렬 양 방향 차동 2선식-커뮤니케이션 버스(DB),- 1보다 큰 양의 정수 n을 포함하는 n 버스 노드(BK1 내지 BKn),- 버스 마스터(ECU)를 포함하며,- 이때, 2선식-커뮤니케이션 버스(DB)는 제1 싱글 와이어 버스(DBa) 및 제2 싱글 와이어 버스(DBb)를 구비하고,- n 버스 노드(BK1 내지 BKn)의 개별 버스 노드는, - 차동 직렬 인터페이스(IFj), - 마이크로 컨트롤러(μCj), - 클럭 센서(CLKGj), - 탐지장치(ATj) 및 - 어드레스 감지장치(ADRj) 및 버스 노드 어드레스 레지스터(BKADRj)를 구비하며,- n 버스 노드(BK1 내지 BKn) 가운데 적어도 하나의 버스 노드는 적어도 하나의 발광체(LEDj) 및 적어도 하나의 에너지 공급장치(EVj)를 포함하는 발광체-버스 노드이며,- 적어도 하나의 버스 노드(BK1 내지 BKn)에 제공된 적어도 하나의 에너지 공급장치(EVj)는 적어도 하나의 버스 노드(BK1 내지 BKn)에 제공된 적어도 하나의 발광체(LED)에 에너지를 공급하기 위해 제공되며,- 2선식-커뮤니케이션 버스(DB)는 적어도 첫 번째 차동 논리상태(z1) 및 두 번째 차동 논리 상태(z2)에 놓일 수 있으며,- 2선식-커뮤니케이션 버스(DB)를 통해 데이터를 전송 및/또는 2선식-커뮤니케이션 버스를 통해 데이터를 수신하기 위해, 적어도 하나의 발광체 버스 노드(BK1 내지 BKn)에 제공된 직렬 인터페이스(IFj)는 상기 2선식-커뮤니케이션 버스(DB)와 연결되어 있으며,- 버스 마스터(ECU)는 n 버스 노드(BK1 내지 BKn)를 위한 제어 명령어를 외부로부터 획득하며,- 상기 버스 마스터(ECU)는 제어 명령어를 2선식-커뮤니케이션 버스(DB)를 통해 버스 노드(BK1 내지 BKn)로 전송될 비트 스트림으로 변환하고,- 상기 버스 마스터(ECU)는 버스 마스터(ECU)를 통해 전송될 비트 스트림의 비트를 버스 마스터(ECU)에 의해 제공된 클럭(CLK)에 따라 2선식-커뮤니케이션 버스(DB)를 통해 전송하며,- 상기 버스 마스터(ECU)는 n 버스 노드(BK1 내지 BKn)에 의해 생성된 비트 스트림을 2선식-커뮤니케이션 버스(DB)를 통해 수신하며,- 개별 버스 노드(BK1 내지 BKn)의 클럭 센서(CLKGj)는 각각의 버스 노드(BK1 내지 BKn)에서 탐지신호(CLKAj)를 생성하며,- 버스 노드(BKj) 내에서 국부 비트 스트림을 획득하기 위해, 개별 버스 노드(BK1 내지 BKn)에 제공된 탐지장치(ATj)는 버스 노드(BKj)의 탐지신호(CLKAj)에 따라 2선식-커뮤니케이션 버스(DB)를 통해 전송된 비트 스트림을 탐지하며,- 상기 버스 마스터(ECU)는 전송될 비트 스트림을 비트 시퀀스로서 비트-스트림-패킷(BP)으로 전송하며,- 버스 마스터(ECU)도 n 버스 노드(BK1 내지 BKn) 가운데 하나의 버스 노드도 데이터를 2선식-커뮤니케이션 버스(DB)를 통해 전송하지 못할 경우, 상기 2선식-커뮤니케이션 버스(DB)는 첫 번째 차동 논리 상태(z1) 또는 세 번째 차동 논리 상태(z3)를 점유하며,- 상기 비트-스트림-패킷(BP)은 동일한 시간 길이(tB)를 갖는 비트-스트림-패킷(BP)의 m 싱글 비트, 즉 양의 정수에 해당하는 m을 포함하는 m 싱글 비트의 시간 순서를 포함하며, 이때 시간 길이(tB)는 비트-스트림-패킷(BP) 내에서 +/-(0.4/m)*tB의 계수 미만으로 변하며,- 상기 버스 마스터(ECU)로부터 전송된 비트-스트림-패킷(B)의 적어도 일부는 다음의 내용, 즉, - 직렬 양 방향 차동 2선식-커뮤니케이션 버스(DB)에서 두 번째 차동 논리 상태(z2)를 포함하는 각각의 비트-스트림-패킷(BP)의 m 비트의 i-1≤/3을 포함하는 양의 정수 i를 갖는 i 비트 형태의 스타트 신호(START)를 포함하고, - 양의 정수 k를 갖는 k 비트로 구성된 동기화 정보(SYNC)를 포함하며, 이때 동기화 정보는, - 버스 노드(BKj)에 제공된 클럭 센서(CLKGj)의 탐지신호(CLKAj)를 버스 마스터(ECU)의 클럭(CLK) 위상(phase)으로 위상 동기화하기 위해, 또는 - 버스 노드(BKj)에 제공된 클럭 센서(CLKGj)의 탐지신호(CLKAj)를 버스 마스터(ECU)의 클럭(CLK) 위상(phase)으로 위상 동기화 및 버스 노드(BKj)에 제공된 클럭 센서(CLKGj)의 탐지신호(CLKAj)를 버스 마스터(ECU)의 클럭(CLK) 주파수로 주파수 동기화하기 위해 제공되며, - 개별 비트-스트림-패킷(BP)의 m 비트의 m-i-k 비트의 잔여 비트로 구성된 데이터 정보(DATA)를 포함하며, - 어드레스 정보(ADRD), 이용 정보(INFO) 및 테스트 정보(CHKD)를 구비한 데이터 정보(DATA)를 포함하며, - 어드레스 정보(ADRD)의 논리 내용이 버스 노드(BKj)의 버스 노드 어드레스 레지스터(BKADRj)의 내용과 일치할 경우, 이용 정보(INFO)의 적어도 일부는 버스 노드(BKj)에 제공된 에너지 공급장치(EVj)를 통해 상기 버스 노드(BKj)의 발광체(LEDj)에 조명 정보에 따라 공급되는 에너지 공급을 제어하기 위한 조명 정보(ILD)를 구비하는 내용을 포함하며,- 버스 노드(BK1 내지 BKn)에 제공된 어드레스 감지장치(ADRj)는 비트-스트림-패킷(BP)의 어드레스 정보(ADRD)를 평가하고, 이어서 어드레스 정보(ADRD)의 내용이 버스 노드(BKj)의 버스 노드 어드레스 레지스터(BKADRj)의 내용과 일치할 경우에, 비로소 포함된 이용 정보(INFO)를 상기 어드레스 감지장치가 사용할 수 있으며,- 적어도 하나의 버스 노드(BKj)는 자동 주소지정 방법을 실행하기 위한 장치를 구비하며, 이때 자동 주소지정 방법은 2선식-커뮤니케이션 버스(DB) 내에서 n 버스 노드(BK1 내지 BKn) 가운데 n 버스 노드(BKj)의 물리적 위치와 일치하는 버스 노드 어드레스를 버스 노드 어드레스 레지스터(BAKDRj)에 제공하기 위한 장치.