Systems and methods of in-situ calibration of semiconductor material layer deposition and removal processes are disclosed. Sets of test structures including one or more calibration vias or posts are used to precisely monitor processes such as plating and polishing, respectively. Known (e.g., empirically determined) relationships between the test structure features and product feature enable monitoring of wafer processing progress. Optical inspection of the calibration feature(s) during processing cycles permits dynamic operating condition adjustments and precise cessation of processing when desired product feature characteristics have been achieved.
반도체 물질 층 증착 및 제거 공정들의 인-시츄 캘리브레이션의 시스템들 및 방법들이 개시된다. 하나 이상의 캘리브레이션 바이어들 또는 포스트들을 포함하는 테스트 구조들의 세트들은 도금 및 연마와 같은 공정들을 정확하게 모니터링하기 위해 이용된다. 테스트 구조 피처들 및 제품 피처 사이의 알려진(예를 들어, 경험적으로 결정된) 관계들은 웨이퍼 공정 진행의 모니터링을 가능하게 한다. 공정 싸이클 동안 캘리브레이션 피처(들)의 광학적 검사는 원하는 제품 피처 특성들이 달성되는 경우, 동적 동작 조건 조정 및 공정의 정확한 중단을 허용한다.