In a semiconductor integrated circuit device (10), an element forming region (12) and a metal wiring layer (13) are covered with a passivation layer (14) on a semiconductor substrate (11) which is cut in a rectangular shape. At the four corners of the device, the passivation layer (14) is provided with corner non-wiring regions (CC1) formed directly on the semiconductor substrate (11). Thus, crack generation on the passivation layer due to heat stress can be suppressed.
본 발명에 따른 반도체 집적 회로 장치(10)는, 사각 형상으로 잘라내어진 반도체 기판(11) 상의 소자 형성 영역(12)이나 메탈 배선층(13)을 패시베이션층(14)으로 피복하여 이루어지는 반도체 집적 회로 장치로서, 그 네 귀퉁이에, 패시베이션층(14)이 반도체 기판(11)의 바로 위에 형성되는 코너 비배선 영역 CC1을 갖는 구성으로 되어 있다. 이와 같은 구성이면, 열 응력에 기인하는 패시베이션층의 크랙 발생을 억제하는 것이 가능하게 된다. 