A light-emitting thyristor matrix array in which the area of a chip may be decreased is provided. A plurality of three-terminal light-emitting thyristors are arrayed in one line in parallel with the long side of the chip, a plurality of bonding pads are arrayed in one line in parallel with the long side of the chip. Thereby, the area of the chip becomes smaller.  
칩 면적을 작게 할 수 있는 발광 사이리스터·매트릭스 어레이를 제공한다. 복수개의 3단자 발광 사이리스터를 칩의 장변에 평행하게 일렬로 배열하고, 복수개의 본딩 패드를 칩의 장변과 평행하게 일렬로 배열한다. 이로써, 칩 면적을 최소로 할 수 있다.