A semiconductor device includes a plurality of unit cell transistors on a common semiconductor structure, the unit cell transistors electrically connected in parallel, and each unit cell transistor including a respective gate finger. Respective threshold voltages of first and second of the unit cell transistors differ by at least 0.1 volts and/or threshold voltages of first and second segments ofa third of the unit cell transistors differ by at least 0.1 volts.
반도체 디바이스는 공통 반도체 구조물 상에 복수의 단위 셀 트랜지스터를 포함하고, 단위 셀 트랜지스터들은 전기적으로 병렬 접속되며, 각각의 단위 셀 트랜지스터는 각각의 게이트 핑거를 포함한다. 단위 셀 트랜지스터들 중 제1 및 제2 단위 셀 트랜지스터의 각각의 임계 전압들은 적어도 0.1 볼트만큼 상이하고/하거나 단위 셀 트랜지스터들 중 제3 단위 셀 트랜지스터의 제1 및 제2 세그먼트의 임계 전압들은 적어도 0.1 볼트만큼 상이하다.