A synchronous integrated circuit such as a scalar processor or superscalar processor. Circuit components or units are clocked by and synchronized to a common system clock. At least two of the clocked units include multiple register stages, e.g., pipeline stages. A local clock generator in each clocked unit combines the common system clock and stall status from one or more other units to adjust register clock frequency up or down.
스칼라 프로세서 또는 수퍼스칼라 프로세서와 같은 동기 집적 회로가 제공된다. 회로 컴포넌트 또는 유닛은 공통 시스템 클록에 의해 클록화되고, 이 공통 시스템 클록에 동기된다. 최소한 2개의 클록화 유닛은 다수의 레지스터 단, 예를 들어 파이프라인 단을 포함한다. 각 클록화 유닛 내의 로컬 클록 발생기는 레지스터 클록 주파수를 업 또는 다운으로 조정하기 위해 하나 이상의 다른 유닛으로부터의 스톨 상태와 공통 시스템 클록을 결합한다.