An architecture is provided that includes a reconfigurable bridge for routing data among functional units. Register transfer units effect the routing of data among registers that are associated with each functional unit. Synchronous and asynchronous register transfers are supported, including interrupt signal generation for efficient digital signal processor support. A preferred embodiment of the reconfigurable bridge includes a plurality of reconfigurable datapath units that provide ancillary functions to facilitate the processing and pre-processing of data items as they are transferred among registers. A preferred embodiment of the invention also includes an instruction memory that contains instructions to effect the desired register transfers and ancillary operations.
기능 유닛들간에 데이터를 라우팅하도록 재구성 가능한 브리지를 포함하는 구조가 제공된다. 레지스터 전송 유닛들은 각각의 기능 유닛에 연관된 레지스터들간에 데이터의 라우팅을 행한다. 효율적인 디지털 신호 처리기 지원을 위한 인터럽트 신호 발생을 포함하는, 동기 및 비동기 레지스터 전송들이 지원된다. 재구성 가능한 브리지의 바람직한 실시예는 데이터 항목들이 레지스터들간에 전송될 때 이들 데이터 항목들의 처리 및 전처리를 용하게 하는 보조 기능들을 제공하는 복수의 재구성 가능한 데이터 경로 유닛들을 포함한다. 또한, 본 발명의 바람직한 실시예는 원하는 레지스터 전송들 및 보조 동작들을 행하는 명령들을 포함하는 명령 메모리를 포함한다