To increase the use efficiency of a buffer memory and to reduce the manufacturing cost of an arithmetic device. A computing unit 102 includes a buffer memory 122 which provides a computing part 140 of a first to nth input feature sets. The buffer memory 122 includes the first to nth memories and stores the first to nth input feature sets FD having a plurality of features in the first to nth memories. The plurality of features included in one input feature set FD can be stored separately in the first to nth memories, and the features in the same order of the first to nth input feature sets can be stored in different memories, respectively.
버퍼 메모리 사용 효율의 증가 및 연산 장치 제조 비용 감소를 도모한다. 연산 장치 102는 연산유닛 140에 제1 내지 제 n의 입력 피처 세트를 제공하는 버퍼 메모리 122를 포함한다. 버퍼 메모리 122는 제1 내지 제 n의 메모리를 포함하고 복수의 피처를 가지는 제1 내지 제 n의 입력 피처 세트 FD를 제1 내지 제 n의 메모리에 저장시킨다. 하나의 입력 피처 세트 FD에 포함되는 복수의 피처는 제1 내지 제 n의 메모리로 나누어 저장할 수 있고 제1 내지 제 n의 입력 피처 세트의 동일한 순서의 피처는 서로 다른 메모리에 각각 저장할 수 있다.