A method and apparatus for insertion of filling forms within a design layout are described. One or more jog areas are identified within a circuit design layout. Subsequently, multiple filling forms are inserted within the circuit design layout, each filling form being configured to eliminate a corresponding jog area within the circuit design layout. One or more filling forms that violate at least one predetermined design rule applicable to the circuit design layout are identified. The filling forms are then adapted to comply with the predetermined design rule or rules. Finally, remaining filling forms in compliance with the predetermined design rule or rules are combined within the circuit design layout to form a circuit design output layout.
설계 레이아웃내에 필링 폼들을 삽입하는 방법 및 장치가 제시된다. 하나 이상의 조그 영역들은 회로 설계 레이아웃내에서 식별된다. 다음으로, 다중 필링 폼들은 회로 설계 레이아웃내에 삽입되며, 각각의 필링 폼은 회로 설계 레이아웃내에서 대응하는 조그 영역을 제거하도록 구성된다. 회로 설계 레이아웃에 적응가능한 적어도 하나의 미리 결정된 설계 규칙을 위반하는 하나 이상의 필링 폼들이 식별된다. 그 다음에, 필링 폼들은 미리 결정된 설계 규칙 또는 규칙들을 따르도록 적응된다. 최종적으로, 미리 결정된 설계 규칙 또는 규칙들을 따르는 나머지 필링 폼들은 회로 설계 출력 레이아웃을 형성하기 위하여 회로 설계 레이아웃내에 결합된다.