Techniques are provided for programming a self-selecting memory cell that stores a first logic state. To program the memory cell, a pulse having a first polarity may be applied to the cell, which may result in the memory cell having a reduced threshold voltage. During a duration in which the threshold voltage of the memory cell may be reduced (e.g., during a selection time), a second pulse having a second polarity (e.g., a different polarity) may be applied to the memory cell. Applying the second pulse to the memory cell may result in the memory cell storing a second logic state different than the first logic state.
제 1 로직 상태를 저장하는 자체 선택 메모리 셀을 프로그래밍하기 위한 기술이 제공된다. 메모리 셀을 프로그래밍하기 위해, 제 1 극성을 갖는 펄스가 셀에 인가될 수 있으며, 이에 따라 감소된 임계 전압을 갖는 메모리 셀이 나타날 수 있다. 메모리 셀의 임계 전압이 감소될 수 있는 지속시간 동안(예를 들어, 선택 시간 동안), 제 2 극성(예를 들어, 다른 극성)을 갖는 제 2 펄스가 메모리 셀에 인가될 수 있다. 제 2 펄스를 메모리 셀에 인가하면, 메모리 셀이 제 1 로직 상태와 다른 제 2 로직 상태를 저장할 수 있다.