Each SCLK pulse causes the VRAM to deliver the next data bit, in strict address order, from the shift register to the video port.
Fiecare puls SCLK cauzează VRAM să livreze următorul pachet de date, în ordine de adresă strictă, din registrul de deplasare la portul video.