This will leave access to the DRAM array free to be accessed (read or write) for many cycles, until the row buffer is almost depleted.
Acest lucru va lăsa accesul la matricea DRAM liber pentru a putea fi accesată spre a se citi sau scrie în mai multe cicluri, până ce buffer-ul de rând este aproape epuizat.