The main memory was accessed via a 512-bit bus, controlled by the storage access controller (SAC), which handled requests from the stream unit.
主記憶は512ビットのバス経由でアクセスされ、ストリームユニット (stream unit) からの要求を処理するストレージ・アクセス・コントローラ (storage access controller, SAC) が制御する。