Wikipedia's SPARC as translated by GramTrans
#000000
SPARC, por Scalable Processor Architecture, estas reduktita instrukciokomputado- (RISC) instrukciseriarkitekturo (ISA) origine evoluigita fare de Sun Microsystems.
Ĝia dezajno estis forte influita per la eksperimenta Berkeley RISC sistemo evoluigita en la fruaj 1980-aj jaroj.
Unue publikigita en 1987, SPARC estis unu el la plej sukcesaj fruaj komercaj RISC-sistemoj, kaj ĝia sukceso kondukis al la enkonduko de similaj RISC-dezajnoj de kelkaj vendistoj tamen la 1980-aj jarojn kaj 90'ojn.
#000001
La unua efektivigo de la origina 32-bita arkitekturo (SPARC V7) estis uzita en Suno-4 de Suno
specialkomputilo- kaj servil sistemoj, anstataŭigante iliajn pli fruajn Sun-3 sistemojn bazitajn sur la Motorola 68000 serio de procesoroj.
SPARC V8 aldonis kelkajn plibonigojn kiuj estis parto de la SuperSPARC serialo de procesoroj liberigitaj en 1992.
SPARC V9, publikigita en 1993, lanĉis 64-bitan arkitekturon kaj unue estis liberigita en la UltraSPARC procesoroj de Suno en 1995.
Poste, SPARC-procesoroj estis uzitaj en SMP kaj CC-NUMA serviloj produktitaj fare de Suno, Solbourne kaj Fujitsu, inter aliaj.
#000002
La dezajno estis turnita al la SPARC internaciakomerca grupo en 1989, kaj ekde tiam ĝia arkitekturo estis evoluigita memstare membroj.
SPARC-Internacio ankaŭ estas respondeca por licencado kaj antaŭenigado de la SPARC-arkitekturo, administradajn SPARC-varmarkoj (inkluzive de SPARC, kiun ĝi posedas), kaj disponigado de konformtestado.
SPARC-Internacio estis intencita por kreskigi la SPARC-arkitekturon por krei pli grandan ekosistemon;
SPARC estis licencita al pluraj produktantoj, inkluzive de Atmel, Cypress Semiconductor, Fujitsu, kaj Texas Instruments.
Pro SPARC-Internacio, SPARC estas plene malferma, ne-proprieta kaj tantiem-libera.
#000003
Antaŭ April 2017, la plej malfruaj komercaj lukskvalitaj SPARC-procesoroj estas Fujitsu
SPARC M7 (lanĉita en oktobro 2015 por ĝiaj lukskvalitaj serviloj).
#000004
Vendrede, septembro 1, 2017, post rondo de maldungoj kiuj komenciĝis en Oracle Labs en novembro de 2016, Oracle finfine mortigis for SPARC-dezajnon kaj Solaris operaciumsubtenon kaj evoluon.
Preskaŭ la tuta procesora kernkiun evoluiga grupo en Aŭstino estis lasita apogas, kaj la sama la SOC-teamoj Kalifornion kaj Burlington.
#000005
La SPARC-arkitekturo estis peze influita per la pli fruaj RISC-dezajnoj inkluzive de la RISC I kaj II de la Universitato de Kalifornio ĉe Berkeley kaj la IBM 801.
Tiuj originaj RISC-dezajnoj estis minimumistoj, inkludante kiel malmultaj ecoj aŭ observejo-kodoj tiel eblan kaj planante efektivigi instrukciaĵon kun rapideco de preskaŭ unu instrukcio per horloĝciklo.
Tio igis ilin similaj al la MIPS arkitekturo laŭ multaj manieroj, inkluzive de la manko de instrukciaĵo kiel ekzemple diversece aŭ dislimo.
Alia kvalito de SPARC influita fare de tiu frua RISC-movado estas la branĉa prokrastfendeto.
#000006
La SPARC-procesoro kutime enhavas nekredeblaj 160 ĝeneraluzeblajn registrojn.
Laŭ la "Oracle SPARC Architecture 2015" specifo "efektivigo povas enhavi de 72 ĝis 640 ĝeneraluzeblajn 64-bitajn" registrojn.
Ĉe iu punkto, nur 32 el ili tuj estas videblaj al softvaro - 8 estas aro da tutmondaj registroj (unu el kiuj, g0, estas malmol-kabligita al nul, tiel nur sep el ili estas uzebla kiel registroj) kaj la aliaj 24 estas de la stako de registroj.
Tiuj 24 registroj formas kio estas nomita registrofenestro, kaj ĉe funkciovoko/reveno, tiu fenestro estas proponita supren kaj laŭ la registrostako.
Ĉiu fenestro havas 8 lokajn registrojn kaj akciojn 8 registrojn kun ĉiu el la apudaj fenestroj.
La komunaj registroj estas utiligitaj por pasado de funkcioparametroj kaj resendado de valoroj, kaj la lokaj registroj estas utiligitaj por retenado de lokaj valoroj trans funkciovokoj.
#000007
La "Skalebla" en SPARC venas de la fakto ke la SPARC-specifo permesas al efektivigoj skrapi de integriĝintaj procesoroj supren tra grandaj servilprocesoroj, ĉio dividante la saman kernon (ne-privilegian) instrukciserion.
Unu el la arkitekturaj parametroj kiuj povas skrapi estas la nombro da efektivigitaj registrofenestroj;
la specifo permesas al de tri ĝis 32 fenestroj esti efektivigitaj, tiel ke la efektivigo povas elekti efektivigi ĉiujn 32 por disponigi maksimuman vokan stak efikecon, aŭ por efektivigi nur tri por redukti koston kaj kompleksecon de la dezajno, aŭ por efektivigi iun nombron inter ili.
Aliaj arkitekturoj kiuj inkludas similajn registrajn dosier trajtojn inkludas Intel-i960, IA-64, kaj AMD 29000.
#000008
La arkitekturo ekzamenis plurajn reviziojn.
Ĝi akiris hardvaron diversece kaj dislimfunkciecon en Versio 8.
64-bitaj (adresado kaj datenoj) estis aldonitaj al la versio 9 SPARC-specifo publikigita en 1994.
#000009
En SPARC-Versio 8, la glitkoma registrodosiero havas 16 duoblajn precizec registrojn.
Ĉiu el ili povas esti utiligita kiel du ununuraj precizec registroj, disponigante totalon de 32 ununuraj precizecregistroj.
Par-malpara numero-paro de duoblaj precizecregistroj povas esti utiligita kiel kvarobla precizec registro, tiel permesante al 8 kvarobla precizeco registrojn.
SPARC-Versio 9 aldonis 16 pli duoblajn precizecregistrojn (kiuj povas ankaŭ esti aliritaj kiel 8 kvaropaj precizecregistroj), sed tiuj kromaj registroj ne povas esti aliritaj kiel ununuraj precizecregistroj.
No SPARC CPU efektivigas kvarop-precizecajn operaciojn en hardvaro aktuale en 2004.
#000010
La endianes de la 32-bita SPARC V8-arkitekturo estas sole granda-endian.
La 64-bita SPARC V9-arkitekturo uzas granda-endian instrukciaĵon, sed povas aliri datenojn en aŭ granda-endian aŭ malgranda-endian-bajtosinsekvo, elektita aŭ ĉe la aplikiĝinstrukcio ( ŝarĝo /butiko) nivelo aŭ sur la memora paĝ nivelo (per MMU metanta).
Ĉi-lasta ofte estas uzita por alirado de datenoj de esence malgranda-endian aparatoj, kiel ekzemple tiuj sur PCI-busoj.
#000012
Okazis tri gravaj revizioj de la arkitekturo.
La unua publikigita versio estis la 32-bita SPARC-Versio 7 (V7) in 1986.
SPARC-Versio 8 (V8), plifortigita SPARC-arkitekturo-difino, estis publikigita en 1990.
La ĉefdiferencoj inter V7 kaj V8 estis la aldono de entjero diversece kaj disliminstrukciaĵo, kaj ĝisdatigo de 80-bita "plilongigita precizeco-" glitkoma aritmetiko ĝis 128-bita " kvarop-precizeca " aritmetiko.
SPARC V8 funkciis kiel la bazo por IEEE-Normo 1754-1994, IEEE normo por 32-bita mikroprocesorarkitekturo.
#000013
En 2002, la SPARC Joint Programming Specification 1 (JPS1) estis publikigita fare de Fujitsu kaj Suno, priskribante procesorfunkciojn kiuj estis idente efektivigitaj en la CPUoj de ambaŭ firmaoj ("komuneco").
Funkciecoj kiuj ne estas kovritaj fare de JPS1 estas dokumentitaj por ĉiu procesoro en "Implementation Supplements".
#000015
Ĉe la fino de 2003, JPS2 estis liberigita por apogi multikern-CPUojn.
#000016
Frue en 2006, suno publikigis plilongigitan arkitekturspecifon, UltraSPARC Architecture 2005.
Tio inkludas ne nur la ne-privilegian kaj la plej multajn el la privilegiaj partoj de SPARC V9, sed ankaŭ ĉiuj arkitekturaj etendaĵoj evoluigis tra la procesorgeneracioj de UltraSPARC III, IV, IV+ same kiel CMT-etendaĵojn komencantajn kun la UltraSPARC T1 efektivigo:
#000017
la VIDO 1 kaj VIDO 2 instrukcio metas etendaĵojn kaj la rilatan GSR-registron
multoblaj niveloj de tutmondaj registroj, kontrolitaj per la Gl-registro
La 64-bita MMU-arkitekturo de suno
aliro al la VER-registro nun estas hiperprivilegia
la SINJORinstrukcio nun estas hiperprivilegia
#000018
En aŭgusto 2012, Oracle Corporation faris haveblan novan specifon, Oracle Sparc Architecture 2011, kiu krom la totala ĝisdatigo de la referenco, aldonas la VIDON 3 instrukciserietendaĵojn kaj hiperprivilegian reĝimon al la 2007-datita specifo.
#000020
La post organizoj licencis la SPARC-arkitekturon:
#000024
^ a b Surfadenigas per kerno × nombron da kernoj
^ Various SPARC V7 implementations were produced by Fujitsu, LSI Logic , Weitek, Texas Instruments and Cypress.
SPARC V7 processor generally consisted of several discrete chips, usually comprising an integer unit (IU), a floating-point unit (FPU), a memoradministracio unit (MMU) and cache memory.
#000026
En 1993, Intergraph sciigis haveno de Windows NT al la SPARC-arkitekturo, [32] sed estis poste nuligite.
#000028
Pluraj tute malfermfontec efektivigoj de la SPARC-arkitekturo ekzistas:
#000030
Tute malfermfontec simulilo por la SPARC-arkitekturo ankaŭ ekzistas:
#000032
La K-komputilo de Fujitsu vicigis numeron 1 en TOP500 - junion 2011 kaj novembron 2011 listojn.
Ĝi kombinas 88,128 SPARC64 VIIIfx CPUojn, ĉiu kun ok kernoj, por totalo de 705,024 kernoj - preskaŭ dufoje tiel multaj kiel iu alia sistemo en la TOP500 en tiu tempo.
La K-Komputilo estis pli potenca ol la venontaj kvin sistemoj en la listo kombinita, kaj havis la plej altan efikec-al-motoran rilatumon de iu alia superkomputilsistemo.
Ĝi ankaŭ vicigis numeron 6 en Gren500 - junion 2011 liston, kun poentaro de 824.56 MFLOPS/W.
En la liberigo de novembro 2012 de TOP500, la K-komputilo vicigis numeron 3, uzante senkompare la plej multajn potencon de la supraj tri.
Ĝi vicigis numeron 85 en la korespondada Green500 liberigo.
Pli novaj HPC-procesoroj, IXfx kaj XIfx, estis inkluditaj en lastatempa PRIMEHPC FX10 kaj FX100-superkomputiloj.
#000035
Tianhe-2 ( TOP500 numero 1 en novembro 2014 [38] ) havas kelkajn nodojn kun Galaxy FT-1500
OpenSPARC-bazitaj procesoroj formiĝis en Ĉinio.
Tamen, tiuj procesoroj ne kontribuis al la LINPACK- poentaro.
#000036
Glitkomaj operacioj je sekundo (FIASKOJ)
#000040
Memora pli ledkolora registro (MBR)
#000041
Softvaraj gardistaj Etendaĵoj (Intel SĜ)
#000042