[{"text_idx": "#000000", "text": "Wikipedia's SPARC as translated by GramTrans"}, {"text_idx": "#000001", "text": "SPARC, por Scalable Processor Architecture, estas reduktita instrukciokomputado- (RISC) instrukciseriarkitekturo (ISA) origine evoluigita fare de Sun Microsystems.\nG\u0302ia dezajno estis forte influita per la eksperimenta Berkeley RISC sistemo evoluigita en la fruaj 1980-aj jaroj.\nUnue publikigita en 1987, SPARC estis unu el la plej sukcesaj fruaj komercaj RISC-sistemoj, kaj g\u0302ia sukceso kondukis al la enkonduko de similaj RISC-dezajnoj de kelkaj vendistoj tamen la 1980-aj jarojn kaj 90'ojn."}, {"text_idx": "#000002", "text": "La unua efektivigo de la origina 32-bita arkitekturo (SPARC V7) estis uzita en Suno-4 de Suno\nspecialkomputilo- kaj servil sistemoj, anstatau\u0306igante iliajn pli fruajn Sun-3 sistemojn bazitajn sur la Motorola 68000 serio de procesoroj.\nSPARC V8 aldonis kelkajn plibonigojn kiuj estis parto de la SuperSPARC serialo de procesoroj liberigitaj en 1992.\nSPARC V9, publikigita en 1993, lanc\u0302is 64-bitan arkitekturon kaj unue estis liberigita en la UltraSPARC procesoroj de Suno en 1995.\nPoste, SPARC-procesoroj estis uzitaj en SMP kaj CC-NUMA serviloj produktitaj fare de Suno, Solbourne kaj Fujitsu, inter aliaj."}, {"text_idx": "#000003", "text": "La dezajno estis turnita al la SPARC internaciakomerca grupo en 1989, kaj ekde tiam g\u0302ia arkitekturo estis evoluigita memstare membroj.\nSPARC-Internacio ankau\u0306 estas respondeca por licencado kaj antau\u0306enigado de la SPARC-arkitekturo, administradajn SPARC-varmarkoj (inkluzive de SPARC, kiun g\u0302i posedas), kaj disponigado de konformtestado.\nSPARC-Internacio estis intencita por kreskigi la SPARC-arkitekturon por krei pli grandan ekosistemon;\nSPARC estis licencita al pluraj produktantoj, inkluzive de Atmel, Cypress Semiconductor, Fujitsu, kaj Texas Instruments.\nPro SPARC-Internacio, SPARC estas plene malferma, ne-proprieta kaj tantiem-libera."}, {"text_idx": "#000004", "text": "Antau\u0306 April 2017, la plej malfruaj komercaj lukskvalitaj SPARC-procesoroj estas Fujitsu\nSPARC M7 (lanc\u0302ita en oktobro 2015 por g\u0302iaj lukskvalitaj serviloj)."}, {"text_idx": "#000005", "text": "Vendrede, septembro 1, 2017, post rondo de maldungoj kiuj komencig\u0302is en Oracle Labs en novembro de 2016, Oracle finfine mortigis for SPARC-dezajnon kaj Solaris operaciumsubtenon kaj evoluon.\nPreskau\u0306 la tuta procesora kernkiun evoluiga grupo en Au\u0306stino estis lasita apogas, kaj la sama la SOC-teamoj Kalifornion kaj Burlington."}, {"text_idx": "#000006", "text": "La SPARC-arkitekturo estis peze influita per la pli fruaj RISC-dezajnoj inkluzive de la RISC I kaj II de la Universitato de Kalifornio c\u0302e Berkeley kaj la IBM 801.\nTiuj originaj RISC-dezajnoj estis minimumistoj, inkludante kiel malmultaj ecoj au\u0306 observejo-kodoj tiel eblan kaj planante efektivigi instrukciaj\u0302on kun rapideco de preskau\u0306 unu instrukcio per horlog\u0302ciklo.\nTio igis ilin similaj al la MIPS arkitekturo lau\u0306 multaj manieroj, inkluzive de la manko de instrukciaj\u0302o kiel ekzemple diversece au\u0306 dislimo.\nAlia kvalito de SPARC influita fare de tiu frua RISC-movado estas la branc\u0302a prokrastfendeto."}, {"text_idx": "#000007", "text": "La SPARC-procesoro kutime enhavas nekredeblaj 160 g\u0302eneraluzeblajn registrojn.\nLau\u0306 la \"Oracle SPARC Architecture 2015\" specifo \"efektivigo povas enhavi de 72 g\u0302is 640 g\u0302eneraluzeblajn 64-bitajn\" registrojn.\nC\u0302e iu punkto, nur 32 el ili tuj estas videblaj al softvaro - 8 estas aro da tutmondaj registroj (unu el kiuj, g0, estas malmol-kabligita al nul, tiel nur sep el ili estas uzebla kiel registroj) kaj la aliaj 24 estas de la stako de registroj.\nTiuj 24 registroj formas kio estas nomita registrofenestro, kaj c\u0302e funkciovoko/reveno, tiu fenestro estas proponita supren kaj lau\u0306 la registrostako.\nC\u0302iu fenestro havas 8 lokajn registrojn kaj akciojn 8 registrojn kun c\u0302iu el la apudaj fenestroj.\nLa komunaj registroj estas utiligitaj por pasado de funkcioparametroj kaj resendado de valoroj, kaj la lokaj registroj estas utiligitaj por retenado de lokaj valoroj trans funkciovokoj."}, {"text_idx": "#000008", "text": "La \"Skalebla\" en SPARC venas de la fakto ke la SPARC-specifo permesas al efektivigoj skrapi de integrig\u0302intaj procesoroj supren tra grandaj servilprocesoroj, c\u0302io dividante la saman kernon (ne-privilegian) instrukciserion.\nUnu el la arkitekturaj parametroj kiuj povas skrapi estas la nombro da efektivigitaj registrofenestroj;\nla specifo permesas al de tri g\u0302is 32 fenestroj esti efektivigitaj, tiel ke la efektivigo povas elekti efektivigi c\u0302iujn 32 por disponigi maksimuman vokan stak efikecon, au\u0306 por efektivigi nur tri por redukti koston kaj kompleksecon de la dezajno, au\u0306 por efektivigi iun nombron inter ili.\nAliaj arkitekturoj kiuj inkludas similajn registrajn dosier trajtojn inkludas Intel-i960, IA-64, kaj AMD 29000."}, {"text_idx": "#000009", "text": "La arkitekturo ekzamenis plurajn reviziojn.\nG\u0302i akiris hardvaron diversece kaj dislimfunkciecon en Versio 8.\n64-bitaj (adresado kaj datenoj) estis aldonitaj al la versio 9 SPARC-specifo publikigita en 1994."}, {"text_idx": "#000010", "text": "En SPARC-Versio 8, la glitkoma registrodosiero havas 16 duoblajn precizec registrojn.\nC\u0302iu el ili povas esti utiligita kiel du ununuraj precizec registroj, disponigante totalon de 32 ununuraj precizecregistroj.\nPar-malpara numero-paro de duoblaj precizecregistroj povas esti utiligita kiel kvarobla precizec registro, tiel permesante al 8 kvarobla precizeco registrojn.\nSPARC-Versio 9 aldonis 16 pli duoblajn precizecregistrojn (kiuj povas ankau\u0306 esti aliritaj kiel 8 kvaropaj precizecregistroj), sed tiuj kromaj registroj ne povas esti aliritaj kiel ununuraj precizecregistroj.\nNo SPARC CPU efektivigas kvarop-precizecajn operaciojn en hardvaro aktuale en 2004."}, {"text_idx": "#000012", "text": "La endianes de la 32-bita SPARC V8-arkitekturo estas sole granda-endian.\nLa 64-bita SPARC V9-arkitekturo uzas granda-endian instrukciaj\u0302on, sed povas aliri datenojn en au\u0306 granda-endian au\u0306 malgranda-endian-bajtosinsekvo, elektita au\u0306 c\u0302e la aplikig\u0302instrukcio ( s\u0302arg\u0302o /butiko) nivelo au\u0306 sur la memora pag\u0302 nivelo (per MMU metanta).\nC\u0302i-lasta ofte estas uzita por alirado de datenoj de esence malgranda-endian aparatoj, kiel ekzemple tiuj sur PCI-busoj."}, {"text_idx": "#000013", "text": "Okazis tri gravaj revizioj de la arkitekturo.\nLa unua publikigita versio estis la 32-bita SPARC-Versio 7 (V7) in 1986.\nSPARC-Versio 8 (V8), plifortigita SPARC-arkitekturo-difino, estis publikigita en 1990.\nLa c\u0302efdiferencoj inter V7 kaj V8 estis la aldono de entjero diversece kaj disliminstrukciaj\u0302o, kaj g\u0302isdatigo de 80-bita \"plilongigita precizeco-\" glitkoma aritmetiko g\u0302is 128-bita \" kvarop-precizeca \" aritmetiko.\nSPARC V8 funkciis kiel la bazo por IEEE-Normo 1754-1994, IEEE normo por 32-bita mikroprocesorarkitekturo."}, {"text_idx": "#000015", "text": "En 2002, la SPARC Joint Programming Specification 1 (JPS1) estis publikigita fare de Fujitsu kaj Suno, priskribante procesorfunkciojn kiuj estis idente efektivigitaj en la CPUoj de ambau\u0306 firmaoj (\"komuneco\").\nFunkciecoj kiuj ne estas kovritaj fare de JPS1 estas dokumentitaj por c\u0302iu procesoro en \"Implementation Supplements\"."}, {"text_idx": "#000016", "text": "C\u0302e la fino de 2003, JPS2 estis liberigita por apogi multikern-CPUojn."}, {"text_idx": "#000017", "text": "Frue en 2006, suno publikigis plilongigitan arkitekturspecifon, UltraSPARC Architecture 2005.\nTio inkludas ne nur la ne-privilegian kaj la plej multajn el la privilegiaj partoj de SPARC V9, sed ankau\u0306 c\u0302iuj arkitekturaj etendaj\u0302oj evoluigis tra la procesorgeneracioj de UltraSPARC III, IV, IV+ same kiel CMT-etendaj\u0302ojn komencantajn kun la UltraSPARC T1 efektivigo:"}, {"text_idx": "#000018", "text": "la VIDO 1 kaj VIDO 2 instrukcio metas etendaj\u0302ojn kaj la rilatan GSR-registron\nmultoblaj niveloj de tutmondaj registroj, kontrolitaj per la Gl-registro\nLa 64-bita MMU-arkitekturo de suno\naliro al la VER-registro nun estas hiperprivilegia\nla SINJORinstrukcio nun estas hiperprivilegia"}, {"text_idx": "#000020", "text": "En au\u0306gusto 2012, Oracle Corporation faris haveblan novan specifon, Oracle Sparc Architecture 2011, kiu krom la totala g\u0302isdatigo de la referenco, aldonas la VIDON 3 instrukciserietendaj\u0302ojn kaj hiperprivilegian reg\u0302imon al la 2007-datita specifo."}, {"text_idx": "#000024", "text": "La post organizoj licencis la SPARC-arkitekturon:"}, {"text_idx": "#000026", "text": "^ a b Surfadenigas per kerno \u00d7 nombron da kernoj\n^ Various SPARC V7 implementations were produced by Fujitsu, LSI Logic , Weitek, Texas Instruments and Cypress.\nSPARC V7 processor generally consisted of several discrete chips, usually comprising an integer unit (IU), a floating-point unit (FPU), a memoradministracio unit (MMU) and cache memory."}, {"text_idx": "#000028", "text": "En 1993, Intergraph sciigis haveno de Windows NT al la SPARC-arkitekturo, [32] sed estis poste nuligite."}, {"text_idx": "#000030", "text": "Pluraj tute malfermfontec efektivigoj de la SPARC-arkitekturo ekzistas:"}, {"text_idx": "#000032", "text": "Tute malfermfontec simulilo por la SPARC-arkitekturo ankau\u0306 ekzistas:"}, {"text_idx": "#000035", "text": "La K-komputilo de Fujitsu vicigis numeron 1 en TOP500 - junion 2011 kaj novembron 2011 listojn.\nG\u0302i kombinas 88,128 SPARC64 VIIIfx CPUojn, c\u0302iu kun ok kernoj, por totalo de 705,024 kernoj - preskau\u0306 dufoje tiel multaj kiel iu alia sistemo en la TOP500 en tiu tempo.\nLa K-Komputilo estis pli potenca ol la venontaj kvin sistemoj en la listo kombinita, kaj havis la plej altan efikec-al-motoran rilatumon de iu alia superkomputilsistemo.\nG\u0302i ankau\u0306 vicigis numeron 6 en Gren500 - junion 2011 liston, kun poentaro de 824.56 MFLOPS/W.\nEn la liberigo de novembro 2012 de TOP500, la K-komputilo vicigis numeron 3, uzante senkompare la plej multajn potencon de la supraj tri.\nG\u0302i vicigis numeron 85 en la korespondada Green500 liberigo.\nPli novaj HPC-procesoroj, IXfx kaj XIfx, estis inkluditaj en lastatempa PRIMEHPC FX10 kaj FX100-superkomputiloj."}, {"text_idx": "#000036", "text": "Tianhe-2 ( TOP500 numero 1 en novembro 2014 [38] ) havas kelkajn nodojn kun Galaxy FT-1500\nOpenSPARC-bazitaj procesoroj formig\u0302is en C\u0302inio.\nTamen, tiuj procesoroj ne kontribuis al la LINPACK- poentaro."}, {"text_idx": "#000040", "text": "Glitkomaj operacioj je sekundo (FIASKOJ)"}, {"text_idx": "#000041", "text": "Memora pli ledkolora registro (MBR)"}, {"text_idx": "#000042", "text": "Softvaraj gardistaj Etendaj\u0302oj (Intel SG\u0302)"}]