[{"text_idx": "#000000", "text": "Wikipedia's X86 as translated by GramTrans"}, {"text_idx": "#000001", "text": "16-bita: 6 semi-diligentaj registroj, Bp kaj Sp ne estas g\u0302eneraluzeblaj"}, {"text_idx": "#000002", "text": "16-bita: lau\u0306vola aparta ks87 FPU\n32-bita: lau\u0306vola aparta au\u0306 integra ks87 FPU, integris SSE2 unuojn en pli postaj procesoroj\n64-bita: integraj ks87- kaj SSE2 unuoj"}, {"text_idx": "#000003", "text": "X86 arkitekturo estas familio de invers-kongrua\ninstrukciseriarkitekturoj [ a ] surbaze de la Intel 8086\nCPU kaj g\u0302ia Intel 8088 variaj\u0302o.\nLa 8086 estis lanc\u0302itaj en 1978 kiel tute 16-bita etendaj\u0302o de Intel 8-bit-based\n8080 mikroprocesoro, kun memorsegmentigo kiel solvo por traktado de pli da memoro ol povas esti kovrita per simpla 16-bita adreso.\nLa esprimo \"X86 arkitekturo\" kreig\u0302is c\u0302ar la nomoj de pluraj posteuloj al la 8086 procesoro de Intel finig\u0302as en \"86\", inkluzive de la 80186, 80286, 80386 kaj 80486 procesoroj."}, {"text_idx": "#000004", "text": "Multaj aldonoj kaj etendaj\u0302oj estis aldonitaj al la X86 arkitektura instrukciserio tra la jaroj, preskau\u0306 konstante kun plena re-kompatibleco.\n[b] La arkitekturo estis efektivigita en procesoroj de Intel, Cyrix, AMD, TRA kaj multaj aliaj firmaoj;\nekzistas ankau\u0306 senkas\u0302aj efektivigoj, kiel ekzemple la Zet SoC platformo."}, {"text_idx": "#000005", "text": "La esprimo ne estas sinonima kun IBM PC-kongrueco, kiel tio implicas amason da alia hardvaro;\nintegritaj sistemoj, same kiel g\u0302eneraluzeblaj komputiloj, uzis X86 arkitekturfritojn antau\u0306 ol la Komputil-kongrua merkato komencis, [c] kelkajn el ili antau\u0306 la IBM-komputilo"}, {"text_idx": "#000006", "text": "Aktuale en 2017, la plimulto de personaj komputiloj kaj tekokomputiloj venditaj estas bazita sur la X86 Arkitekturarkitekturo (malgrau\u0306 invado de Chromebook-stilaj BRAKdezajnoj, la segment-gvida Apple MacBook-familio restas ekskluzive X86 arkitekturo), dum aliaj kategorioj - aparte alt-volumenaj movaj kategorioj kiel ekzemple dolortelefonoj au\u0306 tablojdoj - estas dominitaj fare de BRAKO;\nc\u0302e la alta fino, X86 arkitekturo dau\u0306re dominas komputi-intensan specialkomputilon kaj nubkomputik segmentojn."}, {"text_idx": "#000007", "text": "Bazaj trajtoj de la arkitekturo 4.1-a"}, {"text_idx": "#000008", "text": "En la 1980-aj jaroj kaj fruaj 1990-aj jaroj, kiam la 8088 kaj 80286 dau\u0306re estis en ofta uzo, la esprimo X86 arkitekturo kutime reprezentis ajnan 8086 kongruan CPU.\nHodiau\u0306, aliflanke, X86 arkitekturo kutime implicas binarkompatibon ankau\u0306 kun la 32-bita\ninstrukciserio de la 80386-a Tio s\u0302uldig\u0302as al la fakto ke tiu instrukciserio farig\u0302is io de plej malsupra komuna denominatoro por multaj modernaj operaciumoj kaj vers\u0302ajne ankau\u0306 c\u0302ar la esprimo ig\u0302is ofta post la enkonduko de la 80386 in 1985."}, {"text_idx": "#000009", "text": "Kelkajn jarojn post la enkonduko de la 8086 kaj 8088, Intel aldonis iun kompleksecon al g\u0302ia nomadskemo kaj terminologio kiel la \"iAPX\" de la ambicia sed fatala Intel-iAPX 432 procesoro estis testita la pli sukcesa 8086 familio de fritoj, [d] uzitaj kiel speco de sistem-nivela prefikso.\n8086 sistemo, inkluzive de kromprocesoroj kiel ekzemple 8087 kaj 8089, same kiel pli simpla Intel-specifa sistemo kipsas, [e] estis tiel priskribitaj kiel iAPX 86 sistemo.\n[f] ekzistis ankau\u0306 esprimoj iRMX (por operaciumoj), iSBC (por unu-plataj komputiloj), kaj iSBX (por multimodulestraroj surbaze de la 8086-arkitektura) - c\u0302io kune sub la titolo Microsystem 80.\nTamen, tiu nomadskemo estis tre provizora, dau\u0306rante kelkajn jarojn dum la fruaj 1980-aj jaroj."}, {"text_idx": "#000010", "text": "[g] Kvankam la 8086 estis c\u0302efe evoluigitaj por integritaj sistemoj kaj malgrandaj multuzantaj au\u0306 unu pli uzantaj komputiloj, plejparte kiel respondo al la sukcesa 8080-kongrua Zilog Z80, [7] la X86 arkitekturlinio baldau\u0306 kreskis en ecoj kaj pretigpovo.\nHodiau\u0306, X86 arkitekturo estas c\u0302iea en kaj senmovaj kaj porteblaj personaj komputiloj, kaj ankau\u0306 estas uzita en mezadistancaj komputiloj, specialkomputiloj, serviloj kaj la plej multaj novaj superkomputil aretoj de la TOP500 listo.\nGranda kvanto de softvaro, inkluzive de operaciumoj (Ooj) kiel ekzemple DOS, Fenestroj, Linukso, FreeBSD, NetBSD, OpenBSD, Solaris kaj macOS, funkcioj kun x86-bazita hardvaro."}, {"text_idx": "#000011", "text": "Moderna X86 arkitekturo estas relative nekutima en integritaj sistemoj, aliflanke, kaj al malgrandaj malaltaj potenc aplikoj (uzantaj malgrandegajn bateriojn) same kiel malalt-kostaj mikroprocesormerkatoj, kiel ekzemple hejm-aparatoj kaj ludiloj, mankas ajna signifa X86 arkitekturc\u0302eesto.\n[h] Simplaj 8-bitaj kaj 16-bitaj bazitaj arkitekturoj estas oftaj c\u0302i tie, kvankam la x86-kongrua C7, VIA Nano, tiu de AMD\nDruzo, Athlon Neo kaj Intel Atom estas ekzemploj de 32- kaj 64-bitaj dezajnoj utiligitaj en iom da relative malalta povo kaj malaltaj kostsegmentoj."}, {"text_idx": "#000012", "text": "Ekzistas pluraj provoj, inkludante de Intel mem, por fini la merkathegemonion de la \"maleleganta\" X86 Arkitekturarkitekturo dizajnitan rekte de la unuaj simplaj 8-bitaj mikroprocesoroj.\nEkzemploj de tio estas la iAPX 432 (projekto origine nomis la \"Intel 8800\" [8] ), la Intel 960, Intel 860 kaj la Intel/Hewlett-Packard Itanium arkitekturo.\nTamen, la kontinua rafinado de X86 arkitekturmikroarkitekturoj, cirkulado- kaj semikonduktaj\u0302oproduktado farus malmola anstatau\u0306igi X86 arkitekturon en multaj segmentoj.\nLa 64-bita etendaj\u0302o de AMD de X86 arkitekturo (kiujn Intel poste reagis supre per kongrua dezajno) [9] kaj la skaleblo de X86 arkitekturfritoj kiel ekzemple la ok-kerna Intel Xeon kaj 12-kerna AMD Opteron substrekas X86 arkitekturon ekzemplocele por kiom kontinua rafinado de establitaj industrinormoj povas rezisti la konkuradon de tute novaj arkitekturoj."}, {"text_idx": "#000014", "text": "En diversaj tempoj, firmaoj kiel ekzemple IBM, NEC, [mi]\nAMD, TI, STM, Fujitsu, OKI, Siemens AG, Cyrix, Intersil, C&T, NexGen, UMC, kaj DM&P komencis al dezajno au\u0306 fabrikado [j] X86 arkitekturprocesorojn (CPUoj) destinitajn por personaj komputiloj same kiel integritaj sistemoj.\nTiaj X86 arkitekturefektivigoj malofte estas simplaj kopioj sed ofte utiligas malsamajn internajn mikroarkitekturojn same kiel malsamajn solvojn sur la elektronikaj kaj fizikaj niveloj.\nSufic\u0302e kompreneble, frue kongruaj mikroprocesoroj estis 16-bitaj, dum 32-bitaj dezajnoj multe pli poste estis evoluigitaj.\nPor la komputilmerkato, realaj kvantoj komencis prezentig\u0302i c\u0302irkau\u0306 1990 kun i386 kaj i486 kongruaj procesoroj, ofte nomite simile al la originaj fritoj de Intel.\nAliaj firmaoj, kiuj dizajnis au\u0306 produktis X86 arkitekturo- au\u0306 ks87 procesorojn, inkludas ITT Corporation, Nacian Semikonduktaj\u0302on, ULSI System Technology, kaj Weitek."}, {"text_idx": "#000015", "text": "i486, Intel lanc\u0302is la Pentium markonomon (kiu, male al nombroj, povis esti varmarkita) por ilia nova aro de superskalaraj X86 arkitekturdezajnoj;\nkun la X86 arkitektura-nomadskemo nun lau\u0306leg\u0302e malbaris, aliaj X86 arkitekturvendistoj devis elekti malsamajn nomojn por siaj x86-kongruaj produktoj, kaj komence kelkaj elektis dau\u0306ri kun varioj de la numeradskemo:\nIBM partnerita kun Cyrix por produkti la 5x86 kaj tiam la tre efikan 6x86 (M1) kaj 6x86MX ( MII) vicojn de Cyrix-dezajnoj, kiuj estis la unuaj X86 arkitekturmikroprocesoroj efektivigantaj registrorenomadon por ebligi konjektan ekzekuton.\nAMD dume dizajnis kaj produktis la progresintan sed prokrastis 5k86 ( K5), kiu, interne, estis proksime bazita sur AMD pli frue 29K\nsimila al tiu de NexGen\nNx586, g\u0302i utiligis strategion tia ke diligentaj duktostadioj dec\u0302ifras X86 arkitekturinstrukciaj\u0302on en uniformon kaj facile pritraktis mikro-operaciojn, metodon kiu restis la bazo por la plej multaj X86 arkitekturdezajnoj al tiu tago."}, {"text_idx": "#000017", "text": "La instrukciseriarkitekturo estis dufoje ampleksita pli grandan vorton grandeco.\nEn 1985, Intel liberigis la 32-bitajn 80386 (poste konata kiel i386) kiuj iom post iom anstatau\u0306igis la pli fruajn 16-bitajn fritojn en komputiloj (kvankam tipe ne en integritaj sistemoj) dum la sekvaj jaroj;\ntiu plilongigita programa modelo estis origine referita kiel la i386-arkitekturo (kiel g\u0302ia unua efektivigo) sed Intel poste sinkronigis g\u0302in IA-32 dum lanc\u0302ado de g\u0302ia (senrilata) IA-64 arkitekturo."}, {"text_idx": "#000018", "text": "En 1999-2003, AMD etendis tiun 32-bitan arkitekturon g\u0302is 64 bitoj kaj nomis g\u0302in x86-64 en fruaj dokumentoj kaj poste AMD64.\nIntel baldau\u0306 adoptis la arkitekturajn etendaj\u0302ojn de AMD sub la nomo IA-32e, poste utiligante la nomon EM64T kaj finfine uzante Intel 64.\nMikrosofto kaj Sun Microsystems / Oracle ankau\u0306 uzo nomas \"x64\", dum multaj linuksaj distribuaj\u0302oj ankau\u0306 uzo la \"amd64\" nomas.\nVindozo, ekzemple, nomumas g\u0302iajn 32-bitajn versiojn kiel \"X86 arkitekturo\" kaj 64-bitajn versiojn kiel \"x64\", dum instalaj\u0302dosieroj de 64-bitaj Fenestroversioj estas necesaj esti metitaj en adresaron nomitan \"AMD64\"."}, {"text_idx": "#000021", "text": "Por plue konservi c\u0302ifran spacon, la plej multaj registroj estas esprimitaj en observejkodoj uzantaj tri au\u0306 kvar bitojn, c\u0302i-lastan per observejkodprefikso en 64-bita reg\u0302imo, dum maksimume unu operacianto al instrukcio povas esti memorloko.\n[m] Tamen, tiu memoroperacianto ankau\u0306 povas esti la celloko (au\u0306 kombinita fonto kaj celloko), dum la alia operacianto, la fonto, povas esti au\u0306 registro au\u0306 tuja.\nInter aliaj faktoroj, tio kontribuas al kodgrandeco kiu konkuras kun ok-bitaj mas\u0302inoj kaj ebligas efikan uzon de instrukcia kas\u0302memormemoro.\nLa relative malmulto de g\u0302eneralaj registroj (ankau\u0306 hereditaj de it'oj 8-bitaj prapatroj) faris registro-relativan traktante (uzante malgrandajn tujajn ofsetojn) gravan metodon de alirado de operaciantoj, precipe sur la stako.\nMulte da laboro estis tial investita en farado de tiaj aliroj same rapide kiel registraliroj, t.e. unu Hz-instrukciotrairo, en la plej multaj cirkonstancoj kie la aliritaj datenoj estas haveblaj en la pintnivela deponejo."}, {"text_idx": "#000022", "text": "Diligenta glitkomprocesoro kun 80-bitaj internaj registroj, la 8087, estis evoluigita por la originaj 8086.\nTiu mikroprocesoro poste evoluis en la plilongigitaj 80387, kaj pli postaj procesoroj asimilis returnite kongruan version de tiu funkcieco sur la sama mikroprocesoro kiel la c\u0302efprocesoro.\nAldone al tio, modernaj X86 arkitekturdezajnoj ankau\u0306 enhavas SIMD-unuon (vidu SSE malsupre) kie instrukciaj\u0302o povas labori en paralelo pri (unu au\u0306 du) 128-bitaj vortoj, c\u0302iu enhavante du au\u0306 kvar glitkomnombrojn (c\u0302iujn 64 au\u0306 32 bitojn larg\u0302e respektive), au\u0306 alternative, 2, 4, 8 au\u0306 16 entjerojn (c\u0302iujn 64, 32, 16 au\u0306 8 bitojn larg\u0302e respektive)."}, {"text_idx": "#000023", "text": "La c\u0302eesto de larg\u0302aj SIMD-registroj signifas ke ekzistantaj X86 arkitekturprocesoroj povas s\u0302arg\u0302i au\u0306 stoki g\u0302is 128 pecetojn da memordatenoj en ununura instrukcio kaj ankau\u0306 elfari lau\u0306bitajn logikojn (kvankam ne entjeraritmetiko [n] ) sur plenaj 128-bits kvantoj en paralelo.\nLa Sandy Bridge procesoroj de Intel aldonis la AVX (Progresinta Vector Extensions) instrukciaj\u0302on, larg\u0302igante la SIMD-registrojn g\u0302is 256 bitoj.\nKavaliroj Angulo, la arkitekturo uzita fare de Intel sur iliaj Xeon Phi-kromprocesoroj, utiligas 512-bitajn larg\u0302ajn SIMD-registrojn."}, {"text_idx": "#000024", "text": "Dum ekzekuto, nunaj X86 arkitekturprocesoroj utiligas kelkajn speciale dec\u0302ifrantajn s\u0302tupojn por dividi la plej multajn instrukciaj\u0302on en pli malgrandajn pecojn nomitajn mikro-operacioj.\nTiuj tiam estas donitaj al kontrolunuo kiun bufroj kaj planas ilin konforme kun x86-semantiko tiel ke ili povas esti efektivigitaj, parte en paralelo, je unu el pluraj (tiamaniere specialig\u0302intaj) ekzekutekzempleroj.\nTiu moderna X86 arkitekturo dezajnoj estas tiel pipelineitaj, superskalaroj, kaj ankau\u0306 kapablaj je el ordo kaj konjekta ekzekuto (per branc\u0302oprognozo, aligas renomadon, kaj memordependecprognozon), kio signifas ili povas efektivigi multoblan (partan au\u0306 kompletigi) X86 arkitekturinstrukciaj\u0302on samtempe, kaj ne nepre en la sama sinsekvo kiel donite en la instrukciorivereto.\nIntel kaj AMD (komencante de AMD Zen) CPUoj estas ankau\u0306 kapablaj je samtempa multitreading kun du fadenoj per kerno ( Xeon Fio havas kvar fadenojn per kerno) kaj en kazo de Intel transaga memoro ( TS\u0302)."}, {"text_idx": "#000025", "text": "Se lanc\u0302ite, en la mez-1990-aj jaroj, tiu metodo foje estis referita kiel \"RISC core\" au\u0306 kiel \"RISC translation\", parte pro surmerkatigaj kialoj, sed ankau\u0306 c\u0302ar tiuj mikro-operacioj partumas kelkajn trajtojn kun certaj specoj de RISC-instrukciaj\u0302o.\nTamen, tradicia mikrokodo (utiligita ekde la 1950-aj jaroj) ankau\u0306 esence dividas multajn el la samaj trajtoj;\nla nova metodo malsamas plejparte en tio la traduko al mikro-operacioj nun okazas nesinkrone.\nNe devi sinkronigi la ekzekutunuojn kun la dec\u0302ifri s\u0302tupojn malfermas eblecojn por pli da analizo de la (bufrite) kodrivereto, kaj tial permesas detekton de operacioj kiuj povas esti faritaj en paralelo, samtempe nutrante pli ol unu ekzekutekzempleron."}, {"text_idx": "#000026", "text": "La plej malfruaj procesoroj ankau\u0306 faras la kontrau\u0306on kiam konvene;\nili kombinas certajn X86 arkitektursekvencojn (kiel ekzemple komparibli sekvis per kondic\u0302a salto) en pli kompleksan mikro-operacion kiu konvenas la ekzekutmodelon pli bone kaj tiel povas esti efektivigita pli rapide au\u0306 per malpli mas\u0302inresursoj implikite."}, {"text_idx": "#000027", "text": "Alia maniero provi plibonigi efikecon devas konservi la dec\u0302ifritajn mikro-operaciojn, tiel ke la procesoro povas rekte aliri la dec\u0302ifritajn mikro-operaciojn de speciala deponejo, anstatau\u0306e de dec\u0302ifrado de ili denove.\nIntel sekvis tiun aliron kun la Execution Trace Cache-trajto en ilia NetBurst Microarchitecture (por Pentium 4 procesoroj) kaj poste en la Dec\u0302ifri Rivereta Bufro (por Kerno-markitaj procesoroj ekde Sandy Bridge)."}, {"text_idx": "#000028", "text": "Transmeta uzis tute malsaman metodon en iliaj X86 arkitektura-kongruaj CPUoj.\nIli utiligis ekzakte g\u0302ustatempan tradukon por transformi X86 arkitekturinstrukciaj\u0302on al la indig\u0302ena VLIW instrukciserio de la CPU.\nTransmeta argumentis ke ilia aliro enkalkulas pli da potencaj efikaj dezajnoj c\u0302ar la CPU povas perdi ke la komplikaj dec\u0302ifras pas\u0302on de pli tradiciaj X86 arkitekturefektivigoj."}, {"text_idx": "#000030", "text": "Datenoj kaj kodo povus esti administritaj ene \"proksime de\" 16-bitaj segmentoj ene de 64 KB-partoj de la totala 1 MB adresspaco, au\u0306 kompililo povis funkciigi en \"malproksima\" reg\u0302imo uzanta 32-bitasegment:offsetparoj atingante (nur) 1 MB.\nDum tio ankau\u0306 pruvus esti tre limiganta de la mez-1980-aj jaroj, g\u0302i funkciis por la aperado komputilmerkaton, kaj faris tre simpla traduki softvaron de la pli ag\u0302aj 8008, 8080, 8085, kaj Z80 al la pli nova procesoro.\nDum 1985, la 16-bita segmento alparolanta modelon estis praktike enkalkulita eksteren per la enkonduko de 32-bitaj ofsetregistroj, la 386 dezajno."}, {"text_idx": "#000031", "text": "En reala reg\u0302imo, segmentigo estas realigita s\u0302ang\u0302ante la segmentadreson maldekstre je 4 bitoj kaj aldonante ofseton por ricevi finan 20-bitan adreson.\nEkzemple, se Ds estas A000h kaj SI estas 5677h, DS:SI indikos c\u0302e la absoluta adresa Ds \u00d7 10h + SI = A5677h.\nTiel la totala adresspaco en reala reg\u0302imo estas 220 bajtoj, au\u0306 1 MB, vere impona figuro por 1978.\nC\u0302iuj memoradresoj konsistas el kaj segmento kaj ofseto;\nc\u0302iu speco de aliro (kodo, datenoj, au\u0306 stako) havas defau\u0306ltan segmentregistron asociitan kun g\u0302i (c\u0302ar datenoj la registro estas kutime Ds, por kodo g\u0302i estas CS, kaj por stako g\u0302i estas SS).\nPor datenaliroj, la segmentregistro povas esti eksplicite precizigita (uzante segmenton superregi prefikson) por utiligi iujn ajn da la kvar segmentregistroj."}, {"text_idx": "#000032", "text": "En tiu skemo, du malsamaj segmento-/ofsetparoj povas indiki c\u0302e ununura absoluta loko.\nTiel, se Ds estas A111h kaj SI estas 4567h, DS:SI indikos c\u0302e la sama A5677h kiel supran.\nTiu skemo faras maluzebla pli ol kvar segmentoj tuj.\nCS kaj SS estas decidaj por la g\u0302usta funkciado de la programo, tiel ke nur Ds kaj ES povas esti utiligitaj por montri al datensegmentoj ekster la programo (au\u0306, pli g\u0302uste, ekster la nuntempe efektiviganta segmento de la programo) au\u0306 la stako."}, {"text_idx": "#000033", "text": "En protektita reg\u0302imo, lanc\u0302ita en la 80286, segmentregistro jam ne enhavas la fizikan adreson de la komenco de segmento, sed enhavas \"elektilon\" kiu punktoj al sistem-nivela strukturo nomita segmentopriskribilo.\nSegmentopriskribilo enhavas la fizikan adreson de la komenco de la segmento, la longon de la segmento, kaj alirpermesojn al tiu segmento.\nLa ofseto estas kontrolita kontrau\u0306 la longo de la segmento, kun ofsetoj rilatantaj al lokoj ekster la segmento kau\u0306zante escepton.\nOfsetoj rilatantaj al lokoj ene de la segmento estas kombinitaj kun la fizika adreso de la komenco de la segmento por ricevi la fizikan adreson egalrilatantan al tiu ofseto."}, {"text_idx": "#000034", "text": "La sementita naturo povas igi programadon kaj kompilildezajnon malfacila c\u0302ar la uzo de proksimaj kaj malproksimaj montriloj influas efikecon."}, {"text_idx": "#000036", "text": "Alparoltitolojn por 32-bita adresgrandeco sur 32-bitaj au\u0306 64-bitaj X86 arkitekturprocesoroj povas esti resumita per la formulo: [20]"}, {"text_idx": "#000037", "text": "Alparoltitolojn por 64-bita kodo sur 64-bitaj X86 arkitekturprocesoroj povas esti resumita per la formulo:"}, {"text_idx": "#000038", "text": "Instrukcioparencadresado en 64-bita kodo (VUNDET+ delokig\u0302o, kie Rip estas la instrukcia montrilregistro) simpligas la efektivigon de pozici-sendependa kodo (kiel uzite en komunaj bibliotekoj en kelkaj operaciumoj)."}, {"text_idx": "#000039", "text": "KB (unu segmento) stako en memoro apogita per hardvaro.\nNur vortoj (du bajtoj) povas esti pus\u0302itaj al la stako.\nLa stako kreskas direkte al nombre pli malaltaj adresoj, kun\nSS: Sp montrante al la plej j\u0302use pus\u0302ita objekto.\nEkzistas 256 interrompoj, kiuj povas esti cititaj per kaj hardvaro kaj softvaro.\nLa interrompoj povas kaskadi, uzante la stakon por stoki la sendintadreson."}, {"text_idx": "#000040", "text": "La origina Intel 8086 kaj 8088 havas dek kvar 16-bitajn registrojn.\nKvar el ili (HAKILO, BX, C\u0302, Dx) estas g\u0302eneraluzeblaj registroj (GPRoj), kvankam c\u0302iu povas havi kroman celon;\nekzemple, nur C\u0302 povas esti utiligita kiel sumigilo kun la buklo instrukcio.\nC\u0302iu povas esti alirita kiel du apartaj bajtoj (la alta bajto de tiel BX povas esti alirita kiel Bh kaj malalta bajto kiel Bl).\nDu montrilregistroj havas specialajn rolojn: Sp (stakomontrilo) montras al la \"pinto\" de la stako, kaj Bp (bazmontrilo) ofte kutimas indiki c\u0302e iu alia loko en la stako, tipe super la lokaj variabloj (vidu frammontrilon).\nLa registroj SI, DI, BX kaj Bp estas adresoregistroj, kaj ankau\u0306 povas esti uzitaj por arindicigo."}, {"text_idx": "#000041", "text": "Kvar segmentregistroj (CS, Ds, SS kaj ES) estas utiligitaj por formi memoradreson.\nLa Flagoj kiun registro enhavas al flagoj kiel ekzemple portu flagon, inundas flagon kaj nul flagon.\nFinfine, la instrukciomontrilo (Ip) montras al la venonta instrukcio kiu estos alportita de memoro kaj tiam efektivigita;\ntiu registro ne povas esti rekte alirita (legite au\u0306 skribite) per programo."}, {"text_idx": "#000042", "text": "La Intel 80186 kaj 80188 estas esence g\u0302isdatigis 8086 au\u0306 8088 CPU, respektive, kun sur-blataj flankaparatoj aldonite, kaj ili havas la samajn CPU-registrojn kiel la 8086 kaj 8088 (aldone al interfacregistroj por la flankaparatoj)."}, {"text_idx": "#000043", "text": "La 8087 ekaperas al la programisto kiel parto de la CPU kaj aldonas ok 80-bitajn larg\u0302ajn registrojn, Skt. (0) g\u0302is Skt. (7), c\u0302iun el kiuj ladskatoltenaj numeraj datenoj en unu el sep formatoj: 32-, 64-, au\u0306 80-bita glitkomo, 16-, 32-, au\u0306 64-bita (binara) entjero, kaj 80-bita pakis decimalan entjeron."}, {"text_idx": "#000044", "text": "En la Intel 80286, apogi protektitan reg\u0302imon, tri specialaj registroj arang\u0302as priskribilajn tabladresojn (GDTR, LDTR, IDTR), kaj kvara taskoregistro (Tr) estas utiligita por taskenrangigo.\nLa 80287 estas la glitkoma kromprocesoro por la 80286 kaj havas la samajn registrojn kiel la 8087 kun la samaj datenformatoj."}, {"text_idx": "#000045", "text": "Kun la apero de la 32-bita 80386 procesoro, la 16-bitaj g\u0302eneraluzeblaj registroj, bazregistroj, indeksregistroj, instrukcio-montrilo, kaj FLAGOJ sed ne aligas, la segmentregistrojn, estis vastigitaj g\u0302is 32 bitoj.\nLa nomenklaturo reprezentis tion prefiksante \" E \" (por \"plilongigita\") al la registronomoj en X86 arkitekturo-asembllingvo.\nTiel, la Ax-registro egalrilatas al la plej malsupraj 16 pecetoj da la nova 32-bita EAX-registro, SI egalrilatas al la plej malsupraj 16 pecetoj da ESI,.\nLa g\u0302eneraluzeblaj registroj, bazo registras, kaj indekso registras povas c\u0302iu esti utiligitaj kiel la bazo en alparoltitoloj, kaj c\u0302iuj tiuj registroj krom la stakmontrilo povas esti utiligita kiel la indekso en alparoltitoloj."}, {"text_idx": "#000046", "text": "Du novaj segmentregistroj (FS kaj Gs) estis aldonitaj.\nKun pli granda nombro da registroj, instrukciaj\u0302o kaj operaciantoj, la mas\u0302inkod formato estis vastigita.\nPor disponigi re-kompatiblecon, segmentoj kun efektivigebla kodo povas esti markitaj kiel enhavado de au\u0306 16-bita au\u0306 32-bita instrukciaj\u0302o.\nSpecialaj prefiksoj permesas inkludon da 32-bita instrukciaj\u0302o en 16-bita segmento au\u0306 inverse."}, {"text_idx": "#000047", "text": "La 80386 havis lau\u0306volan glitkoman kromprocesoron, la 80387;\nLa 80386 ankau\u0306 povis uzi 80287 kromprocesoron.\nKun la 80486 kaj c\u0302iuj postaj X86 arkitekturmodeloj, la glitkoma pretigsekcio (FPU) estas integra sur-blata."}, {"text_idx": "#000049", "text": "Komencante kun la AMD Opteron procesoro, la X86 Arkitekturarkitekturo etendig\u0302is la 32-bitajn registrojn en 64-bitajn registrojn lau\u0306 maniero simila al kiel la 16 g\u0302is 32-bit etendaj\u0302o okazis.\nR-prefikso identigas la 64-bitajn registrojn (RAX, RBX, RC\u0302, RDX, RSI, RDI, RBP, RSP, RFLAGS, VUNDETO), kaj ok kromaj 64-bitaj g\u0302eneralaj registroj (R8-R15) ankau\u0306 estis lanc\u0302itaj en la kreado de x86-64.\nTamen, tiuj etendaj\u0302oj estas nur uzeblaj en 64-bita reg\u0302imo, kio estas unu el la du reg\u0302imoj nur haveblaj en longa reg\u0302imo.\nLa alparoltitoloj ne estis dramece s\u0302ang\u0302itaj de 32-bita reg\u0302imo, krom ke adresado estis etendita g\u0302is 64 bitoj, virtualaj adresoj nun estas signo etendita g\u0302is 64 bitoj (por nuligi reg\u0302impecojn en virtualaj adresoj), kaj aliaj elektildetaloj estis dramece reduktitaj.\nKrome, alparoltitolo estis aldonita permesi memorreferencojn relative al VUNDETO (la instrukciomontrilo), por moderigi la efektivigon de pozici-sendependa kodo, utiligita en komunaj bibliotekoj en kelkaj operaciumoj."}, {"text_idx": "#000050", "text": "X86 arkitekturprocesoroj kiuj havas protektitan reg\u0302imon, t.e. la 80286 kaj pli postaj procesoroj, ankau\u0306 havas tri priskribilregistrojn (GDTR, LDTR, IDTR) kaj taskoregistron (Tr)."}, {"text_idx": "#000051", "text": "32-bita X86 arkitekturo kiun procesoroj (komencantaj kun la 80386) ankau\u0306 inkludas al diversaj specialaj/diferencaj registroj kiel ekzemple kontrolregistroj (CR0 tra 4, CR8 por 64-bita nur), senararigas registrojn (DR0 tra 3, pluso 6 kaj 7), testas registrojn (TR3 tra 7;\n80486 nur), kaj model-specifaj registroj (MSRoj, ekaperante kun la Pentium [o] )."}, {"text_idx": "#000052", "text": "Kvankam la c\u0302efregistroj (kun la escepto de la instrukciomontrilo) estas \"g\u0302eneraluzeblaj\" en la 32-bitaj kaj 64-bitaj versioj de la instrukciserio kaj povas esti uzitaj por io ajn, estis origine antau\u0306vidite ke ili estu uzitaj por la sekvaj celoj:"}, {"text_idx": "#000055", "text": "Neniuj specialaj celoj estis antau\u0306viditaj por la aliaj 8 registroj haveblaj nur en 64-bita reg\u0302imo."}, {"text_idx": "#000056", "text": "Kelkaj instrukciaj\u0302o kompilas kaj efektivigas pli efike dum utiligado de tiuj registroj por sia dizajnita celo.\nEkzemple, utiligi AL kiel akumulilon kaj aldoni tujan bajtvaloron al g\u0302i produktas la efikan aldonas al AL\nobservejkodo da 04h, dum utiligi la Bl-registron produktas la senmarkan kaj pli longe aldonas al registro observejkodo de 80C3h.\nAlia ekzemplo estas duobla precizecsplitig\u0302o kaj multipliko kiu laboras specife per la HAKILO kaj Dx registras."}, {"text_idx": "#000057", "text": "Modernaj kompililoj profitis el la enkonduko de la sib bajto ( skal-indeks-malnobla bajto) kiu permesas al registroj esti traktitaj unuforme ( minikomputil-similaj).\nTamen, uzi la sibbajton universale estas ne-optimuma, c\u0302ar g\u0302i produktas pli longajn kodigadojn ol nur uzado de g\u0302i selekteme kiam necese.\n(La c\u0302efavantag\u0302o de la sibbajto estas la Orteco kaj pli potencaj alparoltitoloj g\u0302i provizas, kiuj faras ebla rezervi instrukciaj\u0302on kaj la uzon de registroj por adreskalkuloj kiel ekzemple skalado de indekso.\nKelkaj speciala instrukciaj\u0302o perdis prioritaton en la hardvardezajno kaj ig\u0302is pli malrapidaj ol ekvivalentaj malgrandaj kodsekvencoj.\nFama ekzemplo estas la LODSw-instrukcio."}, {"text_idx": "#000060", "text": "Por uzi pli ol 64 KB pri memoro, la segmentregistroj devas esti utiligitaj.\nTio kreis grandajn komplikaj\u0302ojn por kompililimplementor'oj kiuj lanc\u0302is strangajn montrilreg\u0302imojn kiel ekzemple \"proksima\", \"longe\" kaj \"enormaj\" por plibonigi la implican naturon de sementita arkitekturo al malsamaj gradoj, per kelkaj montriloj enhavantaj 16-bitajn ofsetojn ene de implicaj segmentoj kaj aliaj montriloj enhavantaj segmentadresojn kaj ofsetojn ene de segmentoj.\nEstas teknike eble uzi g\u0302is 256 KB pri memoro por kodo kaj datenoj, kun g\u0302is 64 KB por kodo, per metado de c\u0302iuj kvar segmentregistroj unufoje kaj tiam nur uzado de 16-bitaj ofsetoj (lau\u0306vole kun defau\u0306lto-segmento superregi prefiksojn) al adresmemoro, sed tio metas grandajn restriktojn sur la manieron kiel datenoj povas esti traktitaj kaj memoroperaciantoj povas esti kombinitaj, kaj g\u0302i malobservas la arkitekturan intencon de la Intel-dizajnistoj, kio estas ke apartaj datenobjektoj (ekz. aroj, strukturoj, kodunuoj) estus enhavitaj en apartaj segmentoj kaj traktitaj per siaj propraj segmentadresoj, en novaj programoj kiuj ne estas portitaj de pli fruaj 8-bitaj procesoroj kun 16-bitaj adresspacoj."}, {"text_idx": "#000062", "text": "C\u0302iun fojon segmentregistro estas s\u0302arg\u0302ita en protektita reg\u0302imo, la 80286 devas legi 6-bajtan segmentopriskribilon de memoro en aron de kas\u0302aj internaj registroj.\nTial, s\u0302arg\u0302i segmentregistrojn estas multe pli malrapida en protektita reg\u0302imo ol en reala reg\u0302imo, kaj s\u0302ang\u0302ig\u0302adsegmentoj tre ofte estas evitotaj.\nFaktaj memoroperacioj uzantaj protektitajn reg\u0302imsegmentojn ne estas bremsitaj multon c\u0302ar la 80286 kaj poste havas hardvaron por kontroli la ofseton kontrau\u0306 la segmentlimo en paralela kun instrukciekzekuto."}, {"text_idx": "#000064", "text": "[q] Televokado estas utiligita grandskale per modernaj multitasking-operaciumoj.\nLinukso, 386BSD kaj Windows NT estis evoluigita por la 386 c\u0302ar g\u0302i estis la unua Intel-arkitektura CPU se temas pri apogi televokadon kaj 32-bita segmento kompensas.\nLa 386 arkitekturo ig\u0302is la bazo de c\u0302iu pluevoluigo en la X86 arkitekturserio."}, {"text_idx": "#000065", "text": "X86 arkitekturprocesoroj kiujn subteno protektis reg\u0302imboton en realan reg\u0302imon por re-kompatibleco kun la pli maljuna 8086 klaso de procesoroj.\nkomencante), la procesoro initialigas en reala reg\u0302imo, kaj tiam komencas efektivigi instrukciaj\u0302on.\nOperaciuma botkodo, kiu eble estos stokita en nurlegebla memoro, povas meti la procesoron en la protektitan reg\u0302imon por ebligi pag\u0302igajn kaj aliajn ecojn.\nLa instrukciserio en protektita reg\u0302imo estas simila al tio uzita en reala reg\u0302imo.\nTamen, certaj limoj kiuj validas por reala reg\u0302imo (kiel ekzemple ne povi uzi hakilon, C\u0302, dks en traktado [ de citaj\u0302o bezonis ]) ne uzas en protektita reg\u0302imo.\nInverse, segmentaritmetiko, ofta praktiko en reala reg\u0302imkodo, ne estas permesita en protektita reg\u0302imo."}, {"text_idx": "#000066", "text": "Ekzistas ankau\u0306 sub-reg\u0302imo de operacio en 32-bita protektita reg\u0302imo (a.k.\n80386 protektita reg\u0302imo) vokis virtualan 8086 reg\u0302imon , ankau\u0306 konatan kiel V86-reg\u0302imo.\nTio estas baze speciala hibrida funkciigadreg\u0302imo kiu permesas realajn reg\u0302improgramojn kaj operaciumoj kuri dum sub la kontrolo de protektita reg\u0302iminspektista operaciumo.\nTio enkalkulas grandan interkonsenton da fleksebleco en prizorgado de kaj protektitaj reg\u0302improgramoj kaj realaj reg\u0302improgramoj samtempe.\nTiu reg\u0302imo estas ekskluzive havebla por la 32-bita versio de protektita reg\u0302imo;\ng\u0302i ne ekzistas en la 16-bita versio de protektita reg\u0302imo, au\u0306 en longa reg\u0302imo."}, {"text_idx": "#000067", "text": "En la mezaj 1990-aj jaroj, estis evidente ke la 32-bita adresspaco de la X86 Arkitekturarkitekturo limigis sian efikecon en aplikoj postulantaj grandajn datumseriojn.\n32-bitaj adresspacon permesus al la procesoro rekte trakti nur 4 Gb de datenoj, grandeco superita per aplikoj kiel ekzemple videopretigo kaj datumbazmotoroj.\nUzante 64-bitajn adresojn, estas eble rekte trakti 16 EiB de datenoj, kvankam la plej multaj 64-bitaj arkitekturoj ne apogas aliron al la plena 64-bitaj adresspacon;\nekzemple, AMD64 apogas nur 48 bitojn de 64-bita adreso, dividita en kvar pag\u0302igajn nivelojn."}, {"text_idx": "#000068", "text": "En 1999, AMD publikigis (preskau\u0306) kompletan specifon por 64-bita etendaj\u0302o de la X86 Arkitekturarkitekturo kiun ili vokis x86-64 kun postulitaj intencoj produkti.\nTiu dezajno estas nuntempe utiligita en preskau\u0306 c\u0302iuj X86 arkitekturprocesoroj, kun kelkaj esceptoj destinite por integritaj sistemoj."}, {"text_idx": "#000069", "text": "Amasproduktitaj x86-64 fritoj por la g\u0302enerala merkato estis haveblaj kvar jarojn poste, en 2003, post kiam la tempo estis pasigita por laborado de kun prototipoj por esti testita kaj rafinita;\nkoncerne la saman tempon, la komenca nomo x86-64 estis s\u0302ang\u0302ita al AMD64.\nLa sukceso de la AMD64-vico de procesoroj kunligitaj kun senfervora ricevado de la IA-64-arkitekturo devigis Intel liberigi sian propran efektivigon de la AMD64-instrukciserio.\nIntel antau\u0306e efektivigis subtenon por AMD64 [28] sed elektis ne ebligi g\u0302in en espero ke AMD ne alportus AMD64 por surmerkatigi antau\u0306 ol la nova IA-64-instrukciserio de Itanium estis vaste adoptita.\nG\u0302i markis sian efektivigon de AMD64 kiel EM64T, kaj poste remarkis g\u0302in Intel 64."}, {"text_idx": "#000070", "text": "En g\u0302ia literaturo kaj produktaj versionomoj, Mikrosofto kaj Suno nomas AMD64/Intel 64 kolektive ks64 en la Fenestroj kaj Solaris operaciumoj.\nLinuksaj distribuaj\u0302oj nomas g\u0302in au\u0306 \"x86-64\", g\u0302ia variaj\u0302o \"x86_64\", au\u0306 \"amd64\".\nBSD sistemoj uzas \"amd64\" dum macOS uzas \"x86_64\"."}, {"text_idx": "#000071", "text": "Longa reg\u0302imo estas plejparte etendaj\u0302o de la 32-bita instrukciserio, sed male al la 16-to-32-bit transiro, multaj instrukciaj\u0302o estis faligitaj en la 64-bita reg\u0302imo.\nTio ne influas faktan binaran re-kompatiblecon (kiu efektivigus heredaj\u0302kodon en aliaj reg\u0302imoj kiuj retenas subtenon por tiuj instrukciaj\u0302o), sed g\u0302i s\u0302ang\u0302ig\u0302as lau\u0306 la manieron asembleron kaj kompililoj por nova kodo devas labori."}, {"text_idx": "#000072", "text": "Tio estis la unuan fojon ke grava etendaj\u0302o da la X86 Arkitekturarkitekturo estis iniciatita kaj estigita fare de produktanto krom Intel.\nEstis ankau\u0306 la unuan fojon kiun Intel akceptis teknologion de tiu speco de ekstera fonto."}, {"text_idx": "#000073", "text": "Fruaj x86 procesoroj povus esti etenditaj kun glitkoma hardvaro en la formo de serio de glitkomo nombraj kromprocesoroj kun nomoj kiel 8087, 80287 kaj 80387, mallongigis ks87. kiun Tio ankau\u0306 estis konata kiel la NPX ( Numeric Processor e Xtension), trafa nomo ekde la kromprocesoroj, dum uzitan plejparte por glitkomaj kalkuloj, ankau\u0306 elfaris entjeroperaciojn sur kaj binaraj kaj decimalaj formatoj.\nKun tre malmultaj esceptoj, la 80486 kaj postaj X86 arkitekturprocesoroj tiam integris tiun ks87-funkciecon sur peceto kiu igis la ks87-instrukciaj\u0302on reale integrita parto da la X86 arkitektura instrukciserio."}, {"text_idx": "#000074", "text": "C\u0302iu ks87-registro, konata kiel St (0) tra St (7), estas 80 bitojn larg\u0302a kaj stokas nombrojn en la IEEE-glitkoma norm duobloplilongigita precizecformato.\nTiuj registroj estas fakorganizitaj kiel stako kun St (0) kiel la pinto.\nTio estis farita por konservi observejkodspacon, kaj la registroj estas tial hazarde alireblaj nur por ambau\u0306 operaciantoj en registro-al-registra instrukcio;\nST0 c\u0302iam devas esti unu el la du operaciantoj, au\u0306 la fonto au\u0306 la celloko, nekonsiderante c\u0302u la alia operacianto estas St (x) au\u0306 memoroperacianto.\nTamen, hazarda aliro al la stakregistroj povas esti akirita tra instrukcio kiu inters\u0302ang\u0302as ajnan precizigitan St (x) kun St (0)."}, {"text_idx": "#000075", "text": "La operacioj inkludas artimetikajn kaj transcendajn funkciojn, inkluzive de trigonometriaj kaj eksponentaj funkcioj, same kiel instrukciaj\u0302on kiuj s\u0302arg\u0302as oftajn konstantojn (kiel ekzemple 0;\ne, la fundamento de la natura logaritmo;\nkaj log10 (2) en unu el la stako registroj.\nDum la entjerkapableco ofte estas preteratentita, la ks87 povas funkciigi sur pli grandaj entjeroj kun ununura instrukcio ol la 8086, 80286, 80386, au\u0306 c\u0302iu X86 arkitektura-CPU sen supre 64-bitaj etendaj\u0302oj povas, kaj ripetaj entjerkalkuloj ec\u0302 sur malgrandaj valoroj (ekz. 16-bitaj) povas esti akcelitaj efektivigante entjerinstrukciojn pri la X86 arkitektura-CPU kaj la ks87 en paralelo.\n(La X86 arkitektura-CPU dau\u0306rigas kuri dum la ks87-kromprocesoro kalkulas, kaj la ks87 atribuas signalon al la X86 arkitekturo kiam g\u0302i estas finita au\u0306 interrompas la X86 arkitekturon se g\u0302i bezonas atenton pro eraro."}, {"text_idx": "#000076", "text": "MMX estas SIMD instrukciserio dizajnita fare de Intel kaj lanc\u0302ita en 1997 por la Pentium MMX mikroprocesoro.\nLa MMX-instrukciserio estis evoluigita de simila koncepto unue utiligite sur la Intel i860.\nG\u0302i estas apogita sur la plej multaj postaj IA-32-procesoroj fare de Intel kaj aliaj vendistoj.\nMMX estas tipe uzita por videopretigo (en multmediaj aplikoj, ekzemple)."}, {"text_idx": "#000077", "text": "MMX aldonis 8 novajn \"registrojn\" al la arkitekturo, konata kiel M0 tra M7 (antau\u0306en referite kiel Mn).\nEn realeco, tiuj novaj \"registroj\" estis j\u0302us kas\u0302nomoj por la ekzistantaj ks87-FPU-stakregistroj.\nTial, io ajn kiu estis farita al la glitkomstako ankau\u0306 influus la MMX-registrojn.\nMale al la FP-stako, tiuj Mn-registroj estis riparitaj, ne relativaj, kaj tial ili estis hazarde alireblaj.\nLa instrukciserio ne adoptis la stak-similan semantikon tiel ke ekzistantaj operaciumoj dau\u0306re povis g\u0302uste s\u0302pari kaj reenpostenigi la registros\u0302taton kiam multitasking sen modifoj."}, {"text_idx": "#000078", "text": "C\u0302iu el la Mn-registroj estas 64-bitaj entjeroj.\nTamen, la unu el c\u0302efkonceptoj de la MMX-instrukciserio estas la koncepto de plenplenaj datentipoj, kio signifas anstatau\u0306e de utiligado de la tuta registro por ununura 64-bita entjero ( kvaropvorto), oni povas uzi g\u0302in por enhavi du 32-bitajn entjerojn ( duoblavorto), kvar 16-bitajn entjerojn ( vorto) au\u0306 ok 8-bitajn entjerojn ( bajto).\nSurbaze de ke la 64-bitaj Mn-registroj de la MMX estas aliaseitaj al la FPU-stako kaj c\u0302iu el la glitkomo kiun registroj estas 80 bitojn larg\u0302aj, la supraj 16 pecetoj da la glitkomregistroj estas neuzataj en MMX.\nTiuj pecoj estas atribuitaj al c\u0302io ili per iu MMX-instrukcio, kiuj egalrilatas al la glitkomreprezentado de NaNs au\u0306 senfinecoj."}, {"text_idx": "#000080", "text": "estis dizajnita por esti la natura evoluo de MMX de entjeroj g\u0302is glitkomo.\nKiel tian, g\u0302i utiligas precize la saman registron nomante kongreson kiel MMX, kiu estas M0 tra MM7. kiun La nura diferenco estas ke anstatau\u0306e de pakado de entjeroj en tiujn registrojn, ke du ununura precizeco glitkomnombrojn estas pakita en c\u0302iun registron.\nLa avantag\u0302o de aliasing la FPU-registroj estas ke la sama instrukcio kaj datenstrukturoj uzitaj por savi la staton de la FPU-registroj ankau\u0306 povas esti utiligitaj por s\u0302pari 3DNow!\nTiel neniuj specialaj modifoj estas necesaj esti faritaj al operaciumoj kiuj alie ne scius pri ili."}, {"text_idx": "#000081", "text": "En 1999, Intel lanc\u0302is la SSE (SSE) instrukciserion, sekvante en 2000 kun SSE2.\nLa unua aldono permesis mals\u0302arg\u0302adon de bazaj glitkomaj operacioj de la ks87-stako kaj la dua farita MMX preskau\u0306 malnovig\u0302intaj kaj permesis al la instrukciaj\u0302o esti realisme lau\u0306celaj fare de konvenciaj kompililoj.\nPrezentite en 2004 kune kun la Prescott revizio de la Pentium 4 procesoro, SSE3 aldonis specifan memoron kaj faden-manipuladan instrukciaj\u0302on por akceli la prezenton de la HyperThreading teknologio de Intel.\nAMD licencis la SSE3 instrukciserion kaj efektivigis la plej multajn el la SSE3-instrukcioj por g\u0302ia revizio E kaj pli posta Athlon 64 procesorojn.\nLa Athlon 64 ne apogas HyperThreading kaj malhavas tiujn SSE3-instrukciaj\u0302on uzis nur por HyperThreading."}, {"text_idx": "#000082", "text": "SSE forj\u0302etis c\u0302iujn heredaj\u0302ligojn al la FPU-stako.\nTio ankau\u0306 signifis ke tiu instrukciserio forj\u0302etis c\u0302iujn heredaj\u0302ligojn al antau\u0306aj generacioj de SIMD-instrukciserioj kiel MMX.\nSed g\u0302i liberigis la dizajnistojn supren, permesante al ili utiligi pli grandajn registrojn, ne limigiten per la grandeco de la FPU-registroj.\nLa dizajnistoj kreis ok 128-bitajn registrojn, nomitajn XMM0 tra XMM7. ( Noto: en AMD64, la nombro da SSE XMM-registroj estis pliigita de 8 g\u0302is 16.\nTamen, la malavantag\u0302o estis tiuj operaciumoj devis havi konscion de tiu nova aro de instrukciaj\u0302o por povi savi al ilia registro s\u0302tatojn.\nTiel Intel kreis iomete modifitan version de Protektita reg\u0302imo, nomita Plifortigita reg\u0302imo kiu ebligas la uzokutimon de SSE-instrukciaj\u0302o, dum ili restas handikapitaj en kutimklientaj Protektita reg\u0302imo.\nOs kiu estas konscia pri SSE aktivigos Plifortigitan reg\u0302imon, dum nekonscia Os nur enig\u0302os en tradicia Protektita reg\u0302imo."}, {"text_idx": "#000084", "text": "Physical Address Extension au\u0306 PAE unue estis aldonitaj en la Intel Pentium Pro, kaj poste fare de AMD en la Athlon-procesoroj, [11] por permesi al g\u0302is 64 Gb de RAM esti traktita.\nSen PAE, fizika RAM en 32-bita protektita reg\u0302imo estas kutime limigita al 4 Gb.\nPAE difinas malsaman pag\u0302an tablostrukturon kun pli larg\u0302aj pag\u0302aj tablokontribuoj kaj tria nivelo de pag\u0302tablo, permesante kromajn pecetojn da fizika adreso.\nKvankam la komencaj efektivigoj sur 32-bitaj procesoroj teorie apogis g\u0302is 64 Gb de RAM, pecetaro kaj aliaj platformlimigoj ofte limigis kio povus fakte esti uzita.\nks64 procesoroj difinas pag\u0302ajn tablostrukturojn kiuj teorie permesas g\u0302is 52 pecetojn da fizika adreso, kvankam denove, pecetaro kaj aliaj platformzorgoj (kiel la nombro da DIMM-fendetoj havebla, kaj la maksimuma RAM ebla per DIMM) malhelpas tian grandan fizikan adresspacon por esti realigitaj.\nSur ks64 procesoroj PAE-reg\u0302imo devas esti aktiva antau\u0306 la s\u0302ang\u0302o al longa reg\u0302imo, kaj devas resti aktiva dum longa reg\u0302imo estas aktiva, tiel dum en longa reg\u0302imo ekzistas neniu \"ne-PAE\" reg\u0302imo.\nPAE-reg\u0302imo ne influas la larg\u0302on de liniaj au\u0306 virtualaj adresoj."}, {"text_idx": "#000085", "text": "De la 2000-aj jaroj g\u0302i farig\u0302is evidenta [ al kiun?\nke la limigoj de 32-bitaj X86 arkitekturprocesoroj en memoradresado estis malhelpo al sia utiligo en alt-efikecaj komputikaretoj kaj potencaj skribtablaj specialkomputiloj.\nLa jarag\u0302a 32-bita X86 arkitekturo konkuris kun multe pli progresintajn 64-bitajn RISC-arkitekturojn kiuj povis trakti multe pli da memoron.\nIntel kaj la tuta X86 arkitekturekosistemo bezonis 64-bitan memoradresadon se X86 arkitekturo devis postvivi la 64-bitan komputikepokon, kia specialkomputilo kaj skribtabla programoj baldau\u0306 estis komenci trafi la limigdonacon en 32-bita memoradresado.\nTamen, Intel sentis ke estis la dekstra tempo fari au\u0306dacan pas\u0302on kaj utiligi la transiron g\u0302is 64-bitaj tablokomputiloj por transiro for de la X86 Arkitekturarkitekturo g\u0302enerale, eksperimento kiu finfine malsukcesis."}, {"text_idx": "#000086", "text": "En 2001, Intel provis enkonduki ne-x86 kiun 64-bita arkitekturo nomis IA-64 en sia Itanium procesoro, komence celante la alt-efikecan komputik merkaton, esperante ke g\u0302i poste anstatau\u0306igus la 32-bitan X86 arkitekturon.\nDum IA-64 estis malkongrua kun X86 arkitekturo, la Itanium procesoro disponigis kopiad kapablojn por tradukado de X86 arkitekturinstrukciaj\u0302o en IA-64, sed tio influis la prezenton de X86 arkitekturprogramoj tiel malbone ke g\u0302i malofte estis, se iam, fakte utila al la uzantoj: programistoj devus reverki X86 arkitekturprogramojn por la IA-64-arkitekturo au\u0306 ilia efikeco pri Itanium estus grandecoj pli malbona ol sur vera X86 arkitekturprocesoro.\nLa merkato malaprobis la Itanium procesoro c\u0302ar g\u0302i rompis re-kompatiblecon kaj preferis dau\u0306ri uzi X86 arkitekturfritojn, kaj tre malmultaj programoj estis rewriten por IA-64."}, {"text_idx": "#000087", "text": "AMD decidis preni alian padon direkte al 64-bita memoradresado, certigi re-kompatiblecon ne suferus.\nEn April 2003, AMD liberigis la unuan X86 arkitekturprocesoron kun 64-bitaj g\u0302eneraluzeblaj registroj, la Opteron, kapablaj je traktado multe pli ol 4 Gb de virtuala memoro uzado de la nova x86-64 etendaj\u0302o (ankau\u0306 konata kiel AMD64 au\u0306 ks64).\nLa 64-bitaj etendaj\u0302oj al la X86 Arkitekturarkitekturo estis ebligitaj nur en la lastatempe enkondukita longa reg\u0302imo, tial 32-bitaj kaj 16-bitaj aplikoj kaj operaciumoj povis simple dau\u0306ri uzi AMD64-procesoron en protektite au\u0306 aliaj reg\u0302imoj, sen ec\u0302 la plej iometa ofero de efikeco [30] kaj kun plena kongrueco reen al la origina instrukciaj\u0302o de la 16-bita Intel 8086.\n(p13-14) La merkato respondis pozitive, adoptante la 64-bitajn AMD-procesorojn por kaj alt-efikecaj aplikoj kaj komerco au\u0306 hejmaj komputiloj."}, {"text_idx": "#000088", "text": "Vidante la merkaton malaprobi la malkongrua Itanium procesoro kaj Mikrosofto apoganta AMD64, Intel devis respondi kaj prezentis it propran x86-64-procesoron, la \" Prescott \" Pentium 4, en julio 2004.\nKiel rezulto, la Itanium procesoro kun g\u0302ia IA-64-instrukciserio malofte estas uzita kaj X86 arkitekturo, tra sia x86-64-enkarnig\u0302o, dau\u0306re estas la domina CPU-arkitekturo en ne-integrig\u0302intaj komputiloj."}, {"text_idx": "#000089", "text": "x86-64 ankau\u0306 lanc\u0302is la NX-pecon, kiu ofertas iun protekton kontrau\u0306 sekurecinsektoj kau\u0306zitaj de bufro transkuras."}, {"text_idx": "#000090", "text": "Kiel rezulto de la 64-bita kontribuo de AMD al la X86 arkitekturgenlinio kaj g\u0302ia posta akcepto de Intel, la 64-bitaj RISC-arkitekturoj c\u0302esis esti minaco al la X86 arkitekturekosistemo kaj preskau\u0306 malaperis de la specialkomputilmerkato.\nx86-64 komencis esti utiligita en potencaj superkomputiloj (en it'oj AMD Opteron- kaj Intel Xeon enkarnig\u0302oj), merkato kiu antau\u0306e estis la natura vivejo por 64-bitaj RISC-dezajnoj (kiel ekzemple la IBM POTENCmikroprocesoroj au\u0306 SPARC- procesoroj).\nLa granda salto direkte al 64-bita komputiko kaj la prizorgado da re-kompatibleco per 32-bita kaj 16-bita softvaro ebligis la X86 Arkitekturarkitekturon ig\u0302i ekstreme fleksebla platformo hodiau\u0306, kie X86 arkitekturfritoj estas utiligitaj de malgrandaj malalt-motoraj sistemoj (ekzemple, Intel Quark kaj Intel Atom) g\u0302is rapide videoludadaj tablokomputiloj (ekzemple, Intel Core i7 kaj AMD FX\n/ Ryzen), kaj ec\u0302 dominu grandajn superkomputikaretojn, efike forlasante al nur la BRAKO 32-bita kaj 64-bita RISC-arkitekturon kiel konkuranto en la dolortelefono kaj tablojdo merkato."}, {"text_idx": "#000093", "text": "680x0, konkuranta arkitekturo en la 16 & frue 32bit epokoj\nPowerPC, konkuranta arkitekturo en la pli postaj 32bit kaj 64bit epokoj"}, {"text_idx": "#000099", "text": "4Group Posedaj\u0302oj (50% posedataj fare de Teknokoloro-Sa)"}, {"text_idx": "#000103", "text": "Glitkomaj operacioj je sekundo (FIASKOJ)"}, {"text_idx": "#000104", "text": "Memora pli ledkolora registro (MBR)"}, {"text_idx": "#000105", "text": "Softvaraj gardistaj Etendaj\u0302oj (Intel SG\u0302)"}, {"text_idx": "#000106", "text": "Arkitekturo x86 au\u0306 x86-arkitekturo estas la komerce plej sukcesa instrukciara arkitekturo en la historio de personaj komputiloj. La mallongigo estas derivita de la model-numeroj finig\u0302antaj per \"86\", la unuaj el kiuj estis retrokongruaj kun la originala Intel 8086. Ekde tiam, multaj aldonoj kaj kromaj\u0302oj estis aldonitaj al la x86-instrukciaro, preskau\u0306 c\u0302iuj kun plena retrokongrueco. La komputila arkitekturo estis realigita en procesoroj de Intel, Cyrix, AMD, VIA kaj pluraj aliaj."}, {"text_idx": "#000107", "text": "C\u0302ar la termino x86 popularig\u0302is post la kreado de la Intel 80386, g\u0302i ofte aludas al duuma retrokongrueco kun la 32-bitoka instrukciaro de la 80386."}, {"text_idx": "#000108", "text": "Hodiau\u0306, la x86-arkitekturo estas c\u0302iameca en surtablaj komputiloj kaj tekokomputiloj, kaj ankau\u0306 plimulto de serviloj kaj laborstacioj. Granda iomo da programaroj subtenas c\u0302i tian procesoron, inkluzive de operaciumoj kiaj MS-DOS, Vindozo, Linukso, BSD, Solaris kaj Mac OS X."}, {"text_idx": "#000109", "text": "Malgrau\u0306 populara mito, x86 ne estas samsama kun IBM-PC-kongrueco, kaj g\u0302i estas trovebla en pluraj aliaj aparataroj. Ekzemple, la originala X-box estis desegnita kun x86-procesoro."}]