extracted_text:
Специальные команды чипсета

Drive NA before BRDY
когда выбрано "Enabled",
сигнал NA (читай ниже) устанавливается на один такт раньше последнего сигнала
BRDY# в каждом цикле чтения/записи, таким образом вызывая генерацию процессором
сигнала ADS# в следующем цикле после BRDY#, устраняя один потерянный цикл. С
помощью сигнала BRDY# (Bus Ready) чипсет (точнее, т. н. "северный
мост") сообщает процессору о том, что данные доступны для чтения или есть
готовность для приема данных для их записи.
NA# Enable
опция включения/отключения сигнала NA
(Next Address). Установив "Enabled", мы включаем механизм
конвейеризации, при которой чипсет сигнализирует центральному процессору о
выдаче нового адреса памяти еще до того, как все данные, переданные в текущем
цикле, будут обработаны. Естественно, что включение такого режима повышает
производительность системы.
То же содержание заключено в опции
под названием "NA# Pin Assertion".
Single ALE Enable
(pазpешение одиночного сигнала ALE).
Немножко информации. Пин B28 на шине ISA - это сигнал BALE (Bus Adress Latch
Enable - разрешение защелкивания адреса). Это сигнал стробирования адресных
разрядов. Может использоваться устройствами ввода/вывода для заблаговременной
подготовки к предстоящему обмену информацией. Эта линия становится активной
всякий pаз пpи появлении на шине адpеса. Стоит добавить, что этот сигнал
использовался еще во времена 808x-х процессоров. Сигнал этот используется
редко.
Устанавливая "Enabled",
активизируем одиночный сигнал ALE вместо множественных сигналов-стробов во
время ISA-циклов. В какой-то степени выбор параметра был привязан и к скорости
системной шины, т.е. пропускной способности системы. Поэтому установка в
"Enabled" могла привести к замедлению быстродействия видеоканала. Эта
функция всегда оставалась достаточно "темной" функцией "BIOS
Setup". "Disabled" рекомендовано.
Опция может называться также
"ALE During Bus Conversion" с возможными вариантами выбора:
"Single" (одиночный) или "Multiple" (множественный).
Естественно, что при потоковой работе ISA-шины (т.е. множественных циклов
чтения/записи) предпочтительнее была бы установка опции в "Multiple".
Но какой правильный выбор должен был сделать пользователь, всегда оставалось
загадкой.
Некоторые чипсеты имели поддержку
усовершенствованного режима, при котором выдача множественных сигналов ALE
производилась во время одиночных циклов шины. Функция BIOS при этом называлась
"Extended ALE", а параметрами служили "Disabled" и
"Enabled".
В наиболее "древних"
версиях BIOS весь смысл сказанного выше был заключен в опции под названием
"Quick Mode".
CPU
CPU-to-PCI 6 DW FIFO
опция включения/отключения
специального буфера, позволяющего устройствам обращаться к PCI-шине и считывать
до 6-х двойных слов (Double Word). Работа с буфером построена по принципу
"первым пришел - первым ушел" (First Input - First Output).
Естественно, что буферизация передачи информации повышает быстродействие
системы, но в таком виде эта опция встречается уже редко.
CPU-to-PCI IDE Posting
включение данного режима позволяет
оптимизировать циклы записи из CPU в интерфейс PCI IDE путем предварительной
буферизации. Параметр рекомендуется устанавливать в состояние
"Enabled". Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
CPU-to-PCI Read Buffer
опция включения/отключения специального
буфера, позволяющего устройствам обращаться к PCI-шине и считывать до 4-х
двойных слов, не прерывая при этом работу процессора. Процессор может работать
в это время над другой задачей, что повышает общую производительность. Эта
опция должна быть включена обязательно. В отключенном же состоянии буфер не
будет использоваться, и циклы чтения процессора не будут заканчиваться до тех
пор, пока шина PCI не подаст сигнал о готовности получить данные.
CPU-to-PCI Write Buffer
во включенном состоянии опции
процессор сможет записывать по 4 слова за один такт в буфер записи шины PCI до
завершения цикла PCI-шины. При установке параметра в "Disabled"
процессор будет находиться в ожидании после каждого цикла записи и до тех пор,
пока шина PCI не сообщит процессору о своей готовности к приему данных.
Опция может называться также просто
"CPU to PCI Buffer". В этом случае речь идет уже об интегрированной
функции с теми же параметрами: включен буфер/отключен буфер.
CPU-to-PCI Write Latency
определение времени задержки перед
операцией записи данных из процессора в шину (в тактах системной шины).
Установка меньшего значения позволяет увеличить производительность, однако при
этом возможно увеличение нестабильности работы системы. Тогда необходимо будет
вернуться к большему значению. Возможный ряд значений: 1T, 2T, 3T.
Опция может называться также "Latency for CPU to PCI write".
Memory.
ECC, Parity
CPU Level 2 Cache ECC
Check
опция включения/отключения коррекции
ошибок кэша второго уровня у процессоров архитектуры Pentium II и выше, которые
поддерживают эту опцию. К примеру, процессоры Pentium II поддерживает коррекцию
ошибок, начиная с частоты в 333 МГц. ECC-коррекция несомненно повышает
надежность системы, но при этом ее работа, как правило, несколько замедляется. В
некоторых процессорах допущены ошибки, и включение этого режима может привести
к нестабильной работе системы. К тому же фактор надежности играет значительную
роль только в сетевых средах. Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
Чуть другие названия этой же опции:
"CPU Level 2 ECC checking" и "CPU L2 Cache ECC Checking".
Data Integrity (PAR/ECC)
(целостность данных). Опция
разрешения/запрещения контроля памяти на ошибки. Вид контроля устанавливается
параметром "DRAM ECC/PARITY SELECT". Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
DRAM Data Integrity Mode
опция включения/отключения проверки
целостности памяти. Включение опции позволит системе отслеживать и
корректировать однобитные ошибки. Так же будут обнаруживаться двухбитные
ошибки, но без исправления. Использование режима коррекции ошибок обеспечивает
увеличение стабильности и целостности данных в системе, правда, при небольшой
потере производительности. Если в системе не используются ECC-модули памяти, то
опция должна быть отключена. Может принимать значения:
"ECC" - разрешена
коррекция,
"Non-ECC" - коррекция
запрещена.
В некоторых случаях опция с тем же
названием может иметь другой "набор" параметров: "Parity" и
"ECC". При этом меняется и содержание функции.
DRAM ECC/PARITY Select
опция выбора режима коррекции
ошибок/проверки по четности. Эта опция появляется только в BIOS тех материнских
плат, в которых чипсет поддерживает ECC, и может быть использована только в том
случае, если установлены модули памяти с истинной четностью. В некоторых
вариантах BIOS этим параметром может устанавливаться только вид проверки, а
разрешение на проверку устанавливается параметром "Data Integrity
(PAR/ECC)" или аналогичным. Параметр может принимать значения:
"Parity" (по умолчанию) - в
случае возникновения ошибки на монитор выдается сообщение о сбое по четности в
памяти и работа компьютера останавливается,
"ECC" - в случае
возникновения одиночной ошибки она исправляется и работа системы продолжается.
Если имеет место не одиночная ошибка, то работа компьютера также
приостанавливается. Следует только учесть, что, по данным "Intel",
скорость обмена с памятью при включении этого режима уменьшается приблизительно
на 3%.
Memory Parity/ECC Check
опция разрешения/запрещения проверки
целостности данных. Может принимать значения: разрешен контроль памяти на
ошибки ("Enabled"), запрещен ("Disabled") и
"Auto". Последняя установка активизирует проверку памяти
автоматически с автоматическим же определением возможностей модулей памяти, как
по четности, так и по коррекции ошибок.
Shadow
Extended ROM RAM Area
наличие этой опции характерно для
старых версий "AMI BIOS". Пользователю предоставляется выбор, где
хранить данные о жестком диске: в верхнем килобайте системной памяти, начиная с
639-го килобайта, или в адресах нижней памяти в области системного BIOS (0: 300).
Необходимо помнить, что вторая адресная область может также использоваться
звуковыми, сетевыми и т.п. картами расширения. В этом случае конфликтов можно
избежать, если система через BIOS может использовать механизмы
"затенения", которые впрочем могут отсутствовать в очень старых
системах.
Опция может называться и "RAM
Area".
Memory Hole At 15M-16M
(буквально - "дырка" в
памяти в диапазоне 15-16 МБ). При включенном состоянии параметра система, для
повышения производительности, будет копировать более медленную память
устройства, подключенного к ISA-шине, в более быструю основную память. Это
происходит за счет выделения специальной области памяти и перемещения в нее
данных ROM-памяти карты расширения или устройства сопряжения. Естественно, что
действие этой функции представляет собой механизм, который позволяет
обращаться, в данном случае к устройствам ввода/вывода, как к адресному
пространству ОЗУ и за счет этого увеличить скорость доступа к таким
устройствам. Для функционирования этого механизма необходимо исключить для всех
обычных программ возможность использования указанной области памяти, что и
делает BIOS при разрешении этого параметра. При отсутствии ISA-устройств данная
опция должна быть отключена. По умолчанию эта опция включена.
И еще одно уточнение. Разрешать этот
параметр следует в том случае, если это требуется в документации на
используемую в системе плату. Некоторые старые ISA-карты (например, ранние
видеокарты высокого разрешения) требуют выделения для них специального адреса
памяти, лежащего в некотором диапазоне. Кроме того, это выделение запрещает
доступ в старшие адреса памяти, расположенные выше 16 МБ. Поэтому включение
данной опции должно быть оправдано. По сути, данная функция сохранена в
"BIOS SETUP" по причине фактора совместимости со старыми картами.
Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
В других версиях BIOS могут
встретиться значения: "Disabled", "14M-16M",
"15M-16M".
В более "старых" версиях
BIOS могут встретиться другое наименование такой функции - "Memory
Hole", и значения параметров: "None", "at 512 kB",
"at 15 MB". Действие некоторых параметров уже понятно, а для значения
"at 512 kB" стоит указать, что для "затенения" используется
часть базовой памяти в пределах 512-639 КБ.
Опция может носить название
"Local Memory 15-16M" или "Memory Hole at 15M Addr."
PCI master accesses shadow RAM
опция включения/выключения
возможности копирования ПЗУ шины в более быструю оперативную память для
повышения быстродействия системы. Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
System BIOS Cacheable
(кэширование области системного
BIOS). Хотя в данной опции речь идет, на первый взгляд, о кэшировании, тем не
менее, ее нахождение в главе, посвященной функциям и механизмам
"затенения", автор считает более оправданным. Разрешение этого
параметра приводит к возможности кэширования области памяти по адресам
системного BIOS (F0000H-FFFFFH) в кэш-память. Включение параметра будет иметь
смысл только в случае разрешения функций кэширования в разделе "BIOS
Features Setup" (как правило). Если какая-либо программа попытается
выполнить операцию записи в эти адреса, то система выдаст сообщение об ошибке.
Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
Опция может называться и "System
ROM Cacheable".
Но есть и свое "но"! При
включении опции кэшированию подлежит часть системной BIOS, содержащей код для
запуска системы и основные функции ввода/вывода. Тем не менее, возможности
ускорения через использование кэша процессора редко используются, т.к часть
кэш-памяти, которой всегда недостаточно, резервируется под BIOS, обращение к
которому не происходит постоянно.
Video BIOS Cacheable
(кэширование области BIOS
видеокарты). Разрешение этого параметра приводит к возможности кэширования области
памяти по адресам BIOS видеокарты (C0000H-C7FFFH) в кэш-память процессора.
Параметр будет использован только при включении кэш-памяти в разделе "BIOS
Features Setup". Если какая-либо программа попытается выполнить запись в
эти адреса, то система выдаст сообщение об ошибке. При наличии видеокарты с
"ускорителем" необходимо отключить кэширование видеопамяти, дабы
центральный процессор мог "отслеживать" любые изменения, производимые
устройством ввода в буфер кадра изображения. Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
Об оправданности включения этой опции
можно сказать то же самое, что и по системному BIOS. Опция может называться
"Video BIOS Area Cacheable".
Refresh
Возможны три различных метода
регенерации данных.
Регенерация одним RAS (RAS Only Refresh - ROR). Этот метод использовался еще в первых микросхемах
DRAM. Адрес регенерируемой строки передается на шину адреса и выдается сигнал
RAS (точно так же, как при чтении или записи). При этом выбирается строка
ячеек, и данные из них поступают на внутренние цепи микросхемы, после чего
записываются обратно. Так как далее сигнал CAS не следует, цикл чтения/записи
не начинается. Затем передается адрес следующей строки и так далее, пока не
будет пройдена вся матрица памяти, после чего цикл регенерации повторяется. К
недостаткам этого метода можно отнести то, что занимается шина адреса, и в
момент регенерации блокируется доступ к другим подсистемам компьютера.
CAS перед RAS (CAS Before RAS - CBR)
- стандартный метод регенерации. При нормальном цикле чтения/записи сигнал RAS
всегда приходит первым, за ним следует CAS. Если же CAS приходит раньше RAS, то
начинается специальный цикл регенерации - CBR. При этом адрес строки не
передается, а микросхема использует свой внутренний счетчик, содержимое
которого увеличивается на 1 при каждом CBR-цикле (т. н. инкрементирование
адреса строки). Этот режим позволяет регенерировать память, не занимая шину
адреса, что, безусловно, более экономично.
Автоматическая регенерация памяти
(Self Refresh - SR, или саморегенерация). Этот метод обычно используется в
режиме энергосбережения, когда система переходит в состояние "сна"
("suspend"), и тактовый генератор перестает работать. В таком
состоянии обновление памяти по вышеописанным методам невозможно (попросту
отсутствуют источники сигналов), и микросхема памяти выполняет регенерацию
самостоятельно. В ней запускается свой собственный генератор, который тактирует
внутренние цепи регенерации. Такая технология работы памяти была внедрена с
появлением EDO DRAM. Необходимо отметить, что в режиме "сна" память
потребляет очень малый ток.
Burst Refresh
при разрешении этой установки чипсет
проводит несколько регенераций за один такт. В обычном режиме одна строка
регенерируется каждые 15 мкс, в пакетном 4 строки - каждые 60 мкс. Если BIOS
позволяет, то рекомендуется конечно установить значение опции в
"Enabled". Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
Опция может называться "DRAM
Burst at 4 Refresh".
CAS Before RAS Refresh
метод регенерации памяти, когда
сигнал CAS устанавливается раньше сигнала RAS. В отличие от стандартного
способа регенерации, этот метод не требует перебора адресов строк извне
микросхем памяти - используется внутренний счетчик адресов. Однако, этот способ
регенерации должен поддерживаться микросхемами памяти (большинство чипов его
поддерживает). Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
CAS-to-RAS Refresh Delay
действие этой опции возможно при
включенном состоянии предыдущей (или аналогичной), так как в данном случае
устанавливается время задержки между стробирующими сигналами (в тактах
системной шины). Естественно, что установка меньшего значения приводит к
снижению времени, затрачиваемого на регенерацию. Большее же значение повышает
надежность, т.е. достоверность данных, находящихся в памяти. Оптимальный
вариант для данной системы выбирается опытным путем. Может принимать значения:
"1T", "2T" (по умолчанию).
Concurrent Refresh
(параллельная pегенеpация). При
активизации этой опции как чипсет (т.е. оборудование, требующее регенерации),
так и процессор получают одновpеменный доступ к памяти. При этом процессору не
нужно будет ожидать, пока произойдет регенерация. При установке опции в
"Disabled" пpоцессоp должен будет ждать, пока схема pегенеpации не
закончит pаботу.
DRAM RAS Only Refresh
включение/отключение метода
обновления DRAM, альтернативного методу "CAS-before-RAS". Если BIOS
содержит другие возможности по регенерации памяти, то эту опцию необходимо
отключить. В противном случае придется использовать этот устаревший метод
обновления памяти.
DRAM RAS# Precharge Time
(время предварительного заряда по
RAS). Эта функция позволяет установить время (в тактах системной шины) для
формирования сигнала RAS (иногда говорят о накоплении заряда по RAS) до начала
цикла регенерации памяти. Уменьшение этого значения увеличивает быстродействие.
Но если установлено недостаточное время, регенерация может быть некомплектной,
что в итоге приведет к потере данных, находящихся в памяти. Возможные значения
могут быть представлены в различном виде: в виде цифровых значений -
"3", "4" и т.д.; с указанием системных тактов - "3
Clocks" или "1T". А ряд значений, как правило, следующий: 0T,
1T, 2T, 3T, 4T, 5T, 6T.
Опция может иметь множество названий: "DRAM RAS# Precharge
Period", "RAS# Precharge Time", "RAS# Precharge
Period", "FPM DRAM RAS# Precharge", "FPM RAS
Precharge", "RAS# Precharge", "EDO RAS Precharge",
"EDO RAS# Precharge Time", "EDO RAS Precharge Timing",
"FPM/EDO RAS# Precharge Time".
Как видим, опция не потеряла своей актуальности с появлением EDO-памяти и, что интересно, затем также BEDO - и SDRAM
- модулей: "BEDO RAS
Precharge", "SDRAM RAS# Precharge", "SDRAM RAS Precharge
Time".
Правда, кроме привычных параметров
типа "3T" или "2 Clks" в различных версиях BIOS стали
"встречаться" новые виды значений, например, "Same as FPM"
и "FPM-1T", "Fast" и "Normal", "Fast" и
"Slow". Для последней пары параметров "Slow" (медленно)
равносильно увеличению количества тактов, что повышает стабильность работы
системы, поэтому значение "Fast" следует устанавливать в случае
уверенности в качестве модулей памяти.
DRAM Refresh Method
опция установки метода регенерации.
Опция может называться также "Refresh Type", "DRAM Refresh
Type" или "Refresh Type Select". При любых вариантах опции среди
возможных параметров, как правило, используется только два параметра. Приводим весь возможный ряд: "CAS before RAS", "RAS only",
"RAS# Before CAS#", "Normal", "Hidden".
DRAM Refresh Period
установка периода (частоты повтора),
требуемого для регенерации памяти, в соответствии со спецификацией модулей
памяти. В новейших версиях BIOS такая опция практически не встречается. Ранее
же она предлагала пользователю широкий простор для творчества: в зависимости от
версии BIOS и его производителя, чипсета, модулей памяти. Опция могла также носить название "Refresh Cycle Time (us)",
"DRAM Refresh Cycle Time", "Memory Refresh Rate" или "DRAM Refresh Rate". Вот неполный перечень таких вариаций:
"For 50 MHz
Bus", "For 60 MHz Bus", "For 66 MHz Bus" и даже "Disabled",
"50/66 MHz",
"60/60 MHz", "66/66 MHz",
"Disabled",
"15.6 us", "31.2 us", "62.4 us", "124.8
us", "249.6 us",
"15.6 us",
"31.2 us", "62.4 us", "125 us", "250
us",
"15.6 us",
"62.4 us", "124.8 us", "187.2 us",
"1040 Clocks",
"1300 Clocks",
"Disabled",
"Normal",
"Fast", "Slow".
Остается отметить, что чем реже
производится регенерация памяти, тем эффективнее работает система. Но если явно
наблюдаются нарушения в работе системы, то частоту обновления необходимо
повысить.
Extended Refresh
(расширенная регенерация). Введение
(в свое время) этой опции в BIOS предполагало использование специальных
EDO-чипов. Регенерация содержимого ячеек EDO DRAM при этом стала производиться
через 125 мкс, а не через каждые 15,6 мкс, как при стандартной регенерации. Это
несколько повысило общее быстродействие памяти.
Hidden Refresh
(скpытая pегенеpация). Когда
установлено значение "Disabled", память регенерируется по IBM AT
методологии, используя циклы процессора для каждой регенерации. Когда
"Hidden Refresh" установлен в "Enabled", контроллер
"ищет" наиболее удобный момент для регенерации, независимо от циклов
CPU. При этом регенерация происходит одновременно с обычным обращением к
памяти. Алгоритм регенерации памяти при этом многовариантен: разpешаются циклы
pегенеpации в банках памяти, не используемых центральным процессором в данный
момент, взамен или вместе с ноpмальными циклами регенерации, выполняемыми
всякий pаз пpи опpеделенном пpеpывании (DRQ0 - каждые 15 мс), вызванном
таймеpом.
Для регенерации каждый pаз тpебуется
от 2 до 4 мс. В течение этих 4 мс один цикл pегенеpации пpимеpно каждые 16 мкс
pегенеpиpует по 256 стpок памяти. Каждый цикл pегенеpации занимает столько же
или чуть меньше вpемени, чем один цикл чтения памяти, т.к сигнал CAS для
pегенеpации при этом не тpебуется.
"Hidden refresh" отличается
максимальной скоростью и эффективностью, наименьшими нарушениями активности
системы и наименьшими потерями производительности, также позволяя поддерживать
состояние памяти во время нахождения системы в режиме "suspend". Этот
режим более быстрый, чем "Burst Refresh". Но наличие в BIOS этой
функции еще не означает ее реализации. После установки опции в
"Enabled" стоит тщательно проверить работоспособность компьютера.
Некотоpые модули памяти позволяют использовать "Hidden Refresh",
некотоpые - нет. В большинстве случаев pекомендуется установить в
"Enabled".
Hi-Speed Refresh
с помощью этой опции чипсет быстрее
проведет регенерацию основной памяти. Правда, эффект от этой установки
значительно меньше, чем от включения "Slow Refresh". Последний режим
регенерации предпочтительнее. К тому же эта функция поддерживается не всеми
чипами памяти.
Ref/Act Command Delay
установка режима работы памяти.
Параметром выбирается время задержки между окончанием режима регенерации и
началом командного режима. Может принимать значения: "5T",
"6T" (по умолчанию), "7T", "8T".
Refresh During PCI Cycles
опция, разрешающая/запрещающая
проведение регенерации памяти во время циклов чтения/записи на шине PCI. Может
принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
Refresh RAS# Assertion
(установка периода активности сигнала
RAS). Этим параметром устанавливается длительность сигнала RAS (в тактах
системной шины) для цикла регенерации. Принимаемые значения определяются
качеством памяти и чипсетом. Меньшее значение увеличивает производительность
системы. Может принимать значения:
"4T" (или "4
Clks"),
"5T" (или "5
Clks").
Опция может называться также
"Refresh Assertion" или "Refresh RAS Active Time".
Slow Refresh (1:4)
(медленная pегенеpация). При
включении этой опции схема регенерации будет в 4 раза реже регенерировать
память (64 мкс против 16), чем в обычном pежиме. При такой установке
пpоизводительность системы повышается благодаря уменьшению конкуpенции между
CPU и схемой pегенеpации, однако не все типы динамических ОЗУ могут
поддеpживать такие циклы (в этом случае будет получено сообщение об ошибке
четности и о сбое системы). Тогда необходимо установить значение
"Disabled". Опция в свое время получила распространение с развитием
такого типа ПК, как "laptop" (дорожный ПК), в качестве
энергосберегающей функции. В современных системах эта опция встречается все
реже.
Опция может называться также
"DRAM Slow Refresh", "Slow Refresh", "Slow Memory
Refresh Divider" или "Slow Refresh Enable".
4.5 DRAM,...
Auto Configuration
опция автоматического
конфигурирования параметров доступа к основной памяти. Опция обычно находится в
разделах "Advanced Chipset Setup" или "Chipset Features
Setup" и позволяет настроить время доступа к модулям памяти в
автоматическом режиме либо в "ручном" режиме и в соответствии со
спецификациями применяемых модулей памяти. Чтобы выйти на режим
пользовательской настройки, достаточно установить параметр в
"Disabled". Значение "Auto" (автоматическая конфигурация)
устанавливается по умолчанию. Среди возможных фиксированных значений обычно
встречаются значения "60 ns" и "70 ns" для модулей памяти с
соответствующим быстродействием в наносекундах.
Опция может называться также "DRAM Auto Configuration" или "Auto Configure EDO DRAM
Tim" ("tim" - это
timing). В последней
опции параметр "Enabled" заменил "Auto", в остальном
отличий нет.
Значительно большие различия
оказываются в том случае, когда под опцией "Auto Configuration"
"скрывается" настройка параметров доброй половины соответствующего
раздела "BIOS Setup". Тогда автоматически конфигурируются параметры
кэш-памяти, основной памяти, регенерации и даже скорость ISA-шины. Практически
все они будут нами изучены.
CAS# Latency
(задержка CAS - CL). Важнейшая
характеристика чипа памяти, определяющая минимальное количество циклов
тактового сигнала от момента запроса данных сигналом CAS (фактически - команда
чтения) до их появления и устойчивого считывания с выводов модуля памяти.
Возможные значения параметров: 2, 3 или в тактах - 2T, 3T (3 Clks). Значение в
3 такта устанавливается по умолчанию. Уменьшение параметра нужно осуществлять
крайне осторожно.
Другое название опции - "CAS#
Latency Clocks".
Столь важная характеристика памяти
сохранила свою "важность" и с внедрением памяти типа SDRAM, а опция
стала называться "SDRAM CAS# Latency" (или реже "SDRAM CAS
Latency Time").
Отметим, что меньшее значение
увеличивает производительность системы (установка в 2 такта в сравнении с 3-мя
ускоряет систему на 1-2%). Рекомендуется устанавливать меньшее значение для
SDRAM с быстродействием 10 нс или лучше.
CPU to DRAM Page Mode
когда опция установлена в
"Disabled", контроллер памяти закрывает страницу памяти после доступа
к ней. Когда опция включена (по умолчанию), страница памяти остается открытой на
случай повторного обращения к ней. Такой режим работы памяти более
производителен.
Этот же смысл характерен для
множества функций с подобными наименованиями: "DRAM Page Mode",
"DRAM Paging", "DRAM Paging Mode", "SDRAM Page
Control".
Так же широк и выбор возможных
значений параметров. В различных версиях BIOS можно даже найти опции с
одинаковыми названиями, но различными значениями параметров. Например,
"CPU to DRAM Page Mode" может предоставить для выбора значения
"Use Paging" и "No Paging". Возможны и следующие вариации:
"Always Open" и "Closes",
"Page Closes",
"Stays Open" и "Closes If
Idle",
"Normal" и
"Disabled".
В некоторых случаях
усовершенствованный (enhanced) механизм работы чипсета и контроллера памяти
позволяет с помощью дополнительной информации об открытой странице памяти
сохранять ее некоторое время открытой даже при отключенной опции: "DRAM
Enhanced Paging", "Enhanced Page Mode", "Enhanced
Paging".
DRAM Page Idle Timer
(таймер пассивного состояния страницы
памяти). С помощью этой функции устанавливается время (в системных тактах), в
течение которого контроллер DRAM, после перехода процессора в режим ожидания,
ждет закрытия всех открытых страниц памяти. Параметр сохранил свою актуальность
со времен FPM. Для увеличения быстродействия устанавливается минимальное
значение данного параметра, однако при этом возможна нестабильная работа
системы. Оптимальный вариант устанавливается опытным путем. Опция может
называться "Paging Delay", "DRAM Idle Timer", а возможные
значения выбираются из ряда: 1T, 2T, 4T, 8T. Правда, иногда такой ряд может
иметь следующий вид: 0, 2, 4, 8, 10, 12, 16, 32.
SDRAM Configuration
(конфигурация SDRAM-памяти). Установкой
параметров опции определяется, должен ли BIOS определять временные
характеристики доступа к памяти на основании информации из SPD-модуля ("By
SPD") или же пользователь проведет конфигурирование доступа самостоятельно
(через установку "Disabled"). Нетрудно увидеть схожесть данной опции
с "Auto Configuration". В качестве фиксированных значений могут быть
предложены параметры: "7 ns (143 Mhz)" и "8 ns (125 Mhz)"
как для памяти с временем доступа 7 нс/8 нс и соответственно частотой шины 143
МГц/125 МГц.
Video,...
Из "карты" памяти первого
мегабайта системного ОЗУ, что жестко "привязано" к архитектуре IBM PC-совместимых
компьютеров, хорошо известно, что адресная область A0000-C7FFF традиционно
принадлежит видеопамяти графического адаптера и видео BIOS системы. Собственно
под видео BIOS (или, как иногда говорят, ПЗУ видеоадаптера) выделяется 32 кБ
памяти в области C0000 - C7FFF. Это 768-й - 799-й килобайты памяти. Эта
адресная область, в зависимости от установок "BIOS Setup", может и не
использоваться.
Для справки! Frame Buffer (буфер
кадра) - область памяти видеосистемы, в которой временно хранятся данные, необходимые
для отображения одного кадра (в простейшем случае).
Область в 128 кБ (A0000-BFFFF, или
640-й - 767-й килобайты) отведена под видеопамять графической карты расширения.
В "древние" времена этого объема хватило бы на размещение в памяти
одного графического кадра, пусть и с разрешением 320х200. По аналогии с 64-мя
килобайтами верхней памяти область видеопамяти в 128 кБ стала тем
"окошком" (или фрэйм-буфером), через которое стал возможным доступ ко
всей адресуемой памяти. В свое время использование фрэйм-буферизации активно
использовалось такими играми, как "DOOM". Нижеизложенные функции BIOS
как раз и затрагивают механизмы работы с видеопамятью.
VGA 128k Range Attribute
во включенном состоянии
("Enabled") к адресам VGA-памяти (A0000H-BFFFFH) чипсетом могут быть
применены свойства, подобные функциям "CPU-TO-PCI Byte Merge" или
"CPU-TO-PCI Prefetch", т.е. стандартным режимам буферизации записи от
CPU в PCI - интерфейс. Это повышает быстродействие системы, в противном случае
используется стандартный VGA-интерфейс.
Этот же смысл характерен для
множества функций с непохожими наименованиями: "VGA Performance
Mode", "Turbo VGA (0 WS at A/B)", "VGA Frame Buffer",
хотя в некоторых случаях "оперативный" диапазон сужается до первых 64
кБ (A0000-B0000).
Дополнительная информация о
видеофункциях содержится в опциях:
PCI - "Snoop
Ahead".
PCI.
Арбитраж, Bus-Master
Bus Master (хозяин шины, задатчик) -
возможный режим работы устройства на любой шине, в том числе и на PCI. Для
работы в таком режиме устройство выдает запрос арбитру шины, сообщая о своем
требовании на получение управления шиной. Арбитр, в соответствии с приоритетом
и/или очередностью арбитража на данной шине, через определенное время после
запроса отдает запрашивающему устройству управление шиной. Выполнив все
необходимые ему операции, устройство сообщает арбитру об освобождении им шины.
На современных шинах, таких как PCI,
для получения доступа к шине ВСЕ устройства проходят процедуру арбитража, в том
числе и центральный процессор. Возможность быть "master"-устройством
реализуется аппаратно при разработке устройства. Реализация механизма
"BusMaster" позволяет общаться между собой только тем компонентам
компьютера, которым это в данный момент необходимо. Этот механизм используется,
например, для передачи данных TV-тюнером на видеокарту, если они обе находятся
на PCI-шине, причем без участия центрального процессора, системной памяти и
т.п.
Обычно, система управляет доступом к
PCI-шине по фундаментальному принципу - "First-Come-First-Served"
(первым пришел, первым обслуживается). Но возможности арбитража значительно
шире и сложнее. Существуют и различные режимы действия самого механизма
арбитража. Может быть установлен т. н. режим ротации устройств, при котором
периодично меняется очередность устройств, т.е. их приоритет. Приоритет может
оказаться фиксированным, т.е. какое-либо системное устройство
"навсегда" получает наивысший приоритет. При "вращении
приоритетов" (rotated) устройству, получившему контроль над шиной,
присваивается самый низкий приоритет и любое другое устройство перемещается на
шаг вверх в "очереди" приоритетов.
Как же все это реализуется? В состав
чипсета входит 8-разрядный ARBITRATION CONTROL REGISTER, позволяющий
реализовать свойства, связанные с арбитражем на PCI-шине, а также (у достаточно
новых чипсетов) с поддержкой спецификации шины PCI 2.1
В современных системах механизмы
арбитража, можно сказать, интеллектуализированы, что в итоге привело к изъятию
из "BIOS Setup" функций, связанных с пользовательскими установками по
арбитражу. "Старые" же версии BIOS вполне могут содержать некоторые
из приведенных ниже опций, могущих вызвать душевный трепет у пользователя.
PCI Bus Arbitration
Параметр может принимать значения:
"Rotating",
"Fixed".
Опция с абсолютно таким же названием
встретилась и с параметрами: "Favor CPU" и "Favor PCI".
Пользователю остается определить своего фаворита. Если речь идет о потоковом
видео, то желательно указать PCI-устройство. Выбор центрального процессора во
многих случаях может оказаться более безопасным.
С абсолютно такими же возможностями
отбора: CPU или PCI, может встретиться и функция "Arbitration
Priority".
В свою очередь, функция с таким же
названием может предложить более "изощренный" вариант: "PCI
First" и "ISA/DMA First". Здесь возможности выбора зависят от
применяемых устройств. "Master"-устройство может находиться и на
ISA-шине и желать того же самого, а именно передачи данных напрямую по
DMA-каналам.
Аналогичные варианты выбора
предлагает и функция "DMA/ISA Master Before PCI". В данном случае
значение "Disabled" равносильно "PCI First".
Рассмотренные выше варианты выбора
параметров могут быть предложены и в функциях "PCI Arbiter Mode",
"PCI Arbitration Mode", "PCI Arbit. Rotate Priority".
При этом, правда, могут возникнуть и
другие сложности. Например, если для выбора предлагаются параметры:
"Mode1" и "Mode2"? Поскольку идея арбитража заключается и в
минимизации времени, требуемого для получения устройством контроля над шиной и
передачи данных, то возникает вопрос, в каком из вариантов устройство,
например, на той же PCI-шине быстрее получит доступ к ней. В случае "Favor
PCI" или с выбором "Favor CPU"? Естественно, что первый вариант
более оптимален. В данном случае этому значению соответствует
"Mode1", устанавливаемый по умолчанию. При возникновении каких-либо
проблем в системе необходимо выбрать режим "Mode2", как более
безопасный.
CPU Priority
после вышеизложенного содержание этой
опции может быть уже и не покажется странным. Пользователь должен установить,
по сути, ранг центрального процессора в иерархии всех возможных
"master"-устройств в системе. Если для остальных устройств, допустим,
может выдерживаться "режим ротации", то для CPU его место всегда
окажется фиксированным. Это место можно выбрать из ряда: "Always
Last", "CPU 2nd", "CPU 3rd", "CPU 4th".
Опция с тем же названием была
встречена и с обычными "Disabled" и "Enabled". Можно
предположить, что "Disabled" запрещает ротацию приоритета для CPU, а
"Enabled" ее разрешает.
Ну и наконец, опция "PCI
Masters' Priority" предлагает на выбор: "Rotating" и
"Fixed".
Bus Mastering
эта опция предназначалась еще не так
давно для разрешения или запрещения работы устройств в режиме
"Bus-Master" на шине ISA. Параметр может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
Enable Master
установка в "Enabled" позволяет
системе придать выбранному устройству статус "master"-устройства на
PCI-шине, а также проверить, способно ли это устройство контролировать шину.
Master Retry Timer
этой опцией устанавливается, как
долго центральный процессор, будучи задатчиком PCI-циклов, сможет сохранить
свое лидерство. Возможные параметры измеряются в циклах PCI-шины (PCICLKs). Вот
этот ряд: 10 (по умолчанию), 18, 34 или 66 PCICLKs.
PCI Bus Parking
опция включения/выключения режима
"парковки" устройств на PCI-шине. Режим "парковки" - одна
из разновидностей режима "Bus - Master". Когда этот режим включен
("Enabled"), "запаркованные" на PCI-шине устройства будут
иметь полный контроль над шиной в течение некоторого небольшого промежутка
времени. Это повышает производительность данного устройства, однако
приостанавливает работу остальных. Данный режим неплохо работает с
контроллерами жестких дисков.
PCI Master 0 WS Write
если опция установлена в
"Enabled", в системе устанавливается нулевое время ожидания в циклах
записи от "master"-устройств на PCI-шине в системную память. Значение
"Disabled" устанавливается по умолчанию.
Preempt PCI Master Option
когда опция включена
("Enabled"), операции чтения/записи на PCI-шине, даже в том случае,
когда шиной владеет "master" - устройство, могут быть прерваны
некоторыми системными операциями, например, такими, как регенерация памяти. В
противном случае может вестись "незапланированная" параллельная
работа различных системных компонент, что может привести к сбоям системы, в
лучшем случае - к потере информации.
Stop CPU at PCI Master
когда опция включена
("Enabled"), работа центрального процессора может быть приостановлена
в момент инициирования PCI - устройством захвата шины. Установка в
"Disabled" (по умолчанию) не позволяет прерывать работу CPU как задатчика
шины. Для прерывания тогда может потребоваться использование дополнительных
функций "BIOS Setup".
Все о PCI-шине
Passive Release
(пассивное разделение). Эта опция
появилась в свое время в "BIOS Setup" одновременно со способностью
арбитра чипсетов Intel Triton VX/HX отбирать шину у
"master"-устройств при отсутствии в течение какого-то времени
запросов на передачу с их стороны. Эта опция включает/выключает механизм
параллельной работы шин ISA и PCI. Если этот параметр разрешен ("Enabled"),
то доступ процессора к шине PCI позволен во время "пассивного
разделения" или, как говорят иногда, ее "освобождения". Проще
говоря, включение данного режима позволяет шине PCI продолжать работу даже
тогда, когда происходит передача данных от ISA - устройств, которые в обычном
режиме могут тормозить работу более скоростной PCI-шины. Арбитр чипсета как бы
выравнивает работу двух шин с учетом задержек ISA-шины. Необходимость же
запрещения данного параметра может возникнуть при использовании плат ISA,
активно использующих каналы DMA (звуковые карты, устройства "Arwid").
Запрещение также уместно при отсутствии ISA-карт в системе.
Опция может называться "PCI
Passive Release".
PCI 2.1 Support
(поддержка спецификации шины PCI
2.1). При разрешении этого параметра поддерживаются возможности спецификации
2.1 шины PCI. Спецификация 2.1 имеет два основных отличия от спецификации 2.0:
максимальная тактовая частота шины увеличена до 66 МГц и вводится механизм
моста PCI-PCI, позволяющий снять ограничение спецификации 2.0, согласно которой
допускается установка не более 4-х устройств на шине. Запрещение этого
параметра имеет смысл только при возникновении проблем после установки
дополнительной PCI-платы (как правило, проблемы могут возникнуть только с
достаточно старыми PCI-устройствами). Параметр может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
Опция может называться "PCI 2.1
Compliance".
PCI Clock Frequency
опция для установки частоты шины PCI.
В приведенном виде такая опция была внедрена на первых "пентиумных"
машинах, а затем перенесена на 486-е системы с процессорами AMD и PCI-шиной.
Частота шины через множитель "привязывалась" к частоте центрального
процессора и имела следующий ряд значений: "CPUCLK/1.5" (по
умолчанию), "CPUCLK/2", "CPUCLK/3" и фиксированные "14
Mhz".
PCI Dynamic Decoding
установка в "Enabled"
позволяет системе запоминать PCI-команду, которая только что была запрошена.
Если последующие команды совпадают с некоторой адресной областью, циклы записи
будут автоматически интерпретироваться как PCI-команды.
PCI Latency Timer
(таймер времени ожидания для шины
PCI). Значение этой опции указывает, в течение, какого времени (в системных
тактах) поддерживающая режим "Busmaster" PCI-карта может сохранять
контроль над PCI-шиной, если к шине обращается другая PCI-карта. Фактически это
и есть таймер, ограничивающий время занятия PCI-шины устройством-задатчиком
шины. По истечении заданного времени арбитр шины принудительно отбирает шину у
задатчика, передавая ее другому устройству. Допустимый диапазон изменения этого
параметра - от 16 до 128 с шагом, кратным 8.
Значение параметра необходимо
изменять осторожно, так как оно зависит от конкретной реализации материнской
платы, и только в случае, если в системе установлены по меньшей мере две
PCI-карты, поддерживающие режим "Busmaster", например, SCSI - и
сетевая карты. Графические карты не поддерживают режим "Busmaster".
Чем меньше устанавливаемое значение, тем быстрее другая PCI-карта, требующая
доступа, получит доступ к шине. Если требуется выделить для работы, например,
SCSI-карты больше времени, то можно увеличить значение для PCI-слота, в котором
она находится. Значение для сетевой карты, например, соответственно необходимо
уменьшить или вообще установить равным 0, хотя в некоторых случаях установка 0
не рекомендуется. В общем случае, какое значение параметра пригодно и
оптимально для данной системы, зависит от применяемых PCI-карт и проверяется с
помощью тестовых программ. Необходимо также учитывать, в какой степени
"карты-конкуренты" чувствительны к возможным задержкам.
Опция также может носить названия: "PCI Bus Time-out",
"PCI Master Latency", "Latency Timer", "PCI
Clocks", "PCI Initial Latency Timer". Для последней опции ряд возможных
значений имел вид: "Disabled", "16 Clocks", "24
Clocks", "32 Clocks".
Правда, это еще не весь возможный
перечень. Функции "Latency Timer Value" и "Default Latency Timer Value" применяются совместно. Если в последней опции установить
"Yes" (оно же и по умолчанию), то тогда первая функция будет
проигнорирована.
И еще одно очень важное замечание. В
свое время эта опция (и ей подобные) вводились с учетом совместного
существования PCI - и ISA-шин. ISA-шина позволяла использовать одно
"master"-устройство. Это применялось редко как раньше, так и теперь.
Зато PCI-шина дала возможность одновременного использования нескольких
"master"-устройств. Учитывая различия в скорости шин, а тем более в
их пропускной способности, необходимо было решить проблему совместной работы
"master"-устройств на PCI-шине и стандартных устройств на более медленной
ISA-шине. Особенно это касалось распространенных в то время звуковых и сетевых
карт для ISA-шины, обладавших незначительным объемом буферной памяти, т.е.
чувствительных к любым задержкам при передаче данных. "AMI BIOS"
позволял выбрать значение параметра в диапазоне от 0 до 255 с единичным шагом.
Значение "66" устанавливалось по умолчанию, хотя меньшее значение
владения шиной PCI-устройством оказывалось более предпочтительным.
Поэтому при конкретном решении
стоящей перед пользователем задачи (или проблемы) надо исходить прежде всего из
возможностей чипсета, версии BIOS и используемых карт расширения.
PCI Preempt Timer
(таймер времени вытеснения для шины
PCI). На первый взгляд по смыслу эта функция аналогична функции "PCI
Latency Timer", возможна даже некоторая путаница, хотя в данном случае
кое-что наоборот. Значение этой опции указывает, в течение, какого времени (в
тактах PCI-шины, или локальных тактах - LCLKs) поддерживающая режим
"Busmaster" PCI-карта сможет не контролировать шину, а находиться в
состоянии ожидания пока этой шиной владеет другая карта. Арбитр шины
отслеживает указанный временной интервал с момента подачи запроса, после чего
ожидающее "master"-устройство вытесняет своего товарища.
Для выбора предлагаются значения из
ряда: 5, 12, 20, 36, 68, 132, 260, в цифровом виде или с отображением единицы
измерения - "5 LCLKs" и т.д. Обязательным является параметр "No
Preemption" (или "Disabled"). Причем последний, как правило,
устанавливается по умолчанию. Эта опция в таком виде уже не применяется, так
что встреча с ней на старых машинах может вызвать некоторые трудности. Во
всяком случае, при наличии хотя бы двух "master"-устройств на
PCI-шине значение "Disabled" (или аналогичное) должно быть заменено
на более оптимальное.
Опция может называться и "PCI
Preemption Timer".
PCI to ISA Write Buffer
во включенном состоянии
("Enabled") система, не прерывая работы процессора, будет временно
записывать данные в специальный буфер для последующей передачи данных в
наиболее подходящий момент. В противном случае ("Disabled") цикл
записи в шину PCI будет направляться далее напрямую в более медленную ISA шину.
Необходимость в такой функции, а точнее в таком буфере, связана с тем, что
скорости работы ISA - и PCI-шин различны. Включение буферной памяти позволит
PCI-шине не ожидать, пока ISA-шина примет все данные.
Peer Concurrency
(параллельная работа или, дословно, -
равноправная конкуренция). Этот параметр разрешает/запрещает одновременную
работу нескольких устройств на PCI-шине. При включении опции включается дополнительное
буферирование циклов чтения/записи в чипсете. Но могут возникнуть проблемы,
если не все PCI-карты готовы поддерживать такой режим работы. В этом случае
работоспособность системы проверяется опытным путем.
Действие этой опции затрагивает и
совместную работу PCI - и ISA-шин. Например, шинные PCI-циклы могут
перераспределяться и буферизироваться во время ISA-операций, таких как передача
по DMA-каналам в режиме "Bus-Master". Параметр может принимать
значения:
"Enabled" (по умолчанию) -
разрешено,
"Disabled" - запрещено.
Опция может называться и "PCI
Concurrency" или "Bus Concurrency". Дополнительные устройства,
"жаждущие конкуренции", появляются в опциях "PCI/IDE
Concurrency" или "PCI-to-IDE Concurrency".
Snoop Ahead
(предвидение). Эта опция применима,
если в системе включено кэширование. Когда опция установлена в
"Enabled", "master" - устройства на PCI-шине могут
контролировать регистры VGA-палитры для непосредственных циклов записи и
преобразования их в потоковый протокол PCI-формата с целью повышения скоростных
характеристик обмена данными между PCI-шиной и памятью. В итоге значительно
увеличивается производительность системы в процессе передачи видеоданных.
Настраиваем память.
Прежде чем начинать описание опций
BIOS, затрагивающих работу памяти (обычно они находятся в Advanced Chipset
Setup), нужно хотя бы приблизительно разобраться, как именно происходит к ней
доступ.
Как известно, у современного
компьютера память подключена к системному контроллеру (точнее, к контроллеру
памяти) с помощью 64-разрядной шины. По этой шине передаются как адреса, так и
данные. Физический адрес определенной ячейки памяти содержит в себе адреса
строки (Row) и столбца (Column) в запоминающем массиве. Сигнал RAS (Row Access
Strobe) сигнализирует о том, что в данном такте выбирается определенная строка,
сигнал CAS (Column Access Strobe) - столбец, а точнее, элемент (слово) из
строки. После этого данные в виде пакета (нескольких последовательных слов)
выдаются на шину.
Кроме того, современные микросхемы
памяти содержат в себе несколько независимых банков. Работа с банком начинается
с его активации (открытия) и заканчивается закрытием, после чего данные в нем
обновляются (перезаряжаются ячейки динамической памяти, содержимое которых
имеет свойство быстро обнуляться).
Итак, работа с памятью происходит по
следующему алгоритму:
1. активируется банк подачей сигнала
RAS;
2. происходит задержка, пока данные
поступают из выбранной строки банка в усилитель (задержка RAS-to-CAS);
3. подается сигнал CAS на выборку
первого слова из строки;
4. данные поступают на шину, при этом
происходит задержка (CAS Latency);
5. следующее слово выдается уже без
задержки, так как оно содержится в подготовленной строке;
6. когда цикл выборки пакета из
четырех слов завершен и больше нет обращений к этой строке, происходит закрытие
банка; данные возвращаются в ячейки (задержка RAS Precharge).
Важно понимать, что уже открытый банк
не требует задержек на активацию, а доступ к данным в нем требует только одну
задержку - CAS Latency. Поэтому именно она оказывает наибольшее влияние на
производительность подсистемы памяти. Также стоит обратить внимание на тот
факт, что банки памяти могут открываться и закрываться независимо друг от
друга, что позволяет работать с одним из них тогда, когда другой занят перезарядкой.
SDRAM Cycle Length (CAS
Latency, CAS Delay)
Число тактов, требуемых для выдачи
данных на шину после поступления сигнала CAS. Самый важный параметр, влияющий
на производительность. Если память позволяет, нужно выставлять значение 2.
RAS-to-CAS Delay (Trcd)
Число тактов, необходимых для
поступления строки данных в усилитель. Тоже оказывает влияние на
производительность. Значение 2 предпочтительнее и подходит в большинстве
случаев.
SDRAM RAS Precharge Time
(TRP)
Время перезарядки ячеек памяти после
закрытия банка. Обычно используется значение 2, хотя чипсеты VIA позволяют
установить 3.
SDRAM RAS Time (TRAS)
Время, в течение которого банк
остается открытым и не требует обновления (перезарядки). Как правило, такой
отдельной опции нет, она комбинируется с последующей.
SDRAM Cycle Time (TRC,
TRAS/TRC)
Время (в тактах), требуемое на полный
такт доступа к банку, начиная с открытия и заканчивая закрытием. Обычно
задается вместе с параметром TRAS. TRC=TRAS+TRP. Чипсет i815 позволяет
устанавливать TRAS/TRC в значения 5/7 и 7/9, чипсеты VIA Apollo и KT - 5/7,
5/8, 6/8, 6/9, изменяя при этом время TRP. Современная память со временем цикла
50 нс и частотой 133 МГц (маркировка 7.5 нс) позволяет работать в режиме 5/7.
SDRAM Idle Cycle
Иногда встречается и такая опция. Она
устанавливает время простаивания банка памяти, не занятого обменом данными.
Изменять значение по умолчанию не имеет смысла.
RAS Precharge Control (Page Closing
Policy)
Управляет процедурой закрытия банков
памяти. Если установлено значение Disabled (Precharge All), то контроллер
памяти закрывает сразу все открытые банки памяти при попытке доступа за пределы
текущего банка. При необходимости доступа к следующему банку нужно его открыть.
Если же поставить Enabled (Precharge Bank), то все банки остаются открытыми до
тех пор, пока не потребуется перезарядка их ячеек. Тем самым можно выполнять
доступ к нескольким банкам без ожидания их закрытия и последующей активации,
что существенно ускоряет работу при чтении больших блоков данных, но замедляет
- при активном использовании процессорного КЭШа (банк приходится закрывать в
самый неподходящий момент).
Bank Interleaving
То же самое, но с другой стороны.
Включение этого режима позволяет работать с банками по очереди, то есть
получать данные из одного в то время, когда другие заняты. Причем выбор
значения 2-Way позволяет чередовать пару банков, а 4-Way - четыре банка (они
есть у большинства микросхем DIMM-модулей), а это, конечно, выгоднее.
DRAM Clock
Чипсеты VIA, а также Intel i810/i815
и модификации допускают псевдоасинхронную работу шины памяти и процессорной
шины (FSB - Front Side Bus). Данная опция у чипсетов VIA имеет значения Host
CLK, CLK+33 и CLK-33 (не все присутствуют), что подается, как возможность
повышать или понижать частоту памяти относительно процессорной шины на 33 МГц.
На самом деле частота не суммируется, просто используется другой множитель
относительно частоты шины PCI, которая всегда равна 33 МГц. Например, при
FSB=100 (PCIx3) память может работать на частоте 66 (PCIx2) или 133 (PCIx4). Если
память позволяет, частоту нужно увеличивать - ставить CLK+33.
Для чипсетов Intel есть возможность
выбрать либо частоту 100, либо - 133 МГц. Последняя возможна только в том
случае, если и процессор работает на шине 133 МГц. И кроме того, i810/i815 не
позволяет использовать три модуля памяти на частоте 133 МГц.
Memory Timing by SPD
Как известно, SPD (Serial Presence
Detection) - механизм получения информации о характеристиках модуля DIMM. В
небольшой EEPROM-микросхеме хранятся CAS Latency, RAS-to-CAS и множество других
параметров. Если эту опцию включить, то BIOS при загрузке автоматически
сконфигурирует контроллер памяти, установив наилучший допустимый режим работы,
поставит и CAS Latency, и Bank Interleaving, и даже частоту работы памяти.
Пользователю уже не нужно беспокоиться о выборе правильных настроек.
Однако не во всех случаях SPD дает
положительный эффект. Во-первых, недобросовестные производители памяти могут
"зашить" в ППЗУ завышенные значения, и память будет сбоить.
Во-вторых, при проблемах с чтением SPD все настройки памяти будут выставлены по
минимуму. Поэтому включать данную опцию нужно с осторожностью, будучи
уверенным, что микросхемы SPD всех модулей памяти исправны.
Memory Hole at 15-16М
Эта опция изначально предназначена
для устранения проблемы несовместимости со старыми ISA-устройствами. Некоторые
из них требовали монопольного выделения диапазона адресов в пределах 16-го
мегабайта. Сейчас такие устройства найти нелегко, поэтому Memory Hole можно
было бы смело считать анахронизмом. Если бы не один непонятный побочный эффект:
часто включение этой опции помогает решить проблему нестабильной работы
чипсетов VIA со звуковыми картами Creative (SB Live!) и Aureal. Видимо, при
этом происходит перераспределение выделяемых устройствам адресов. Правда, можно
потерять доступ к памяти за пределами 16 Мб, особенно в Linux, если не принять
специальных мер. Но если у вас никаких проблем не наблюдается, то и не
включайте эту опцию.
In Order Queue
Эта опция затрагивает только
некоторые чипсеты VIA. У них имеется четырехступенчатый конвейерный буфер,
предназначенный для обслуживания операций чтения данных из памяти. Конечно,
лучше включить все ступени (4 level) и получить дополнительные 5-10%
производительности.
PCI-to-DRAM Prefetch
Когда PCI-устройство, работая в режиме
захвата шины (Bus Mastering), выполняет обращение к памяти, во внутренний буфер
контроллера поступает один байт с заданным адресом. Но если включить эту опцию,
в буфер будут считаны несколько последующих байтов, поэтому следующий запрос
PCI-устройства будет выполнен без обращения к памяти. Для звуковых карт и
FireWire-контроллеров она особенно важна.
Read Around Write
Как известно, большинство (до 90%)
запросов к памяти связаны с чтением данных, а не с записью. Тем не менее,
запись в память необходима, однако шина не позволяет производить обе операции
одновременно. Поэтому при необходимости записи хотя бы одного байта любой
процесс чтения будет прерван. Чтобы этого не случалось, существует “Read Around
Write”-буфер, в который поступают данные, требующие последующего помещения в
память. Таким образом, операция записи производится только тогда, когда в
буфере накоплено достаточно данных. Если же данные еще не успели записаться, то
вообще можно обойтись без чтения из памяти, используя буфер как кэш. Очевидно,
что эту опцию лучше включать. Правда, есть сведения, что при этом не будет
работать видеокарта на чипе i740.
Fast R-W Turn Around
Данная опция позволяет уменьшить
задержки при смене режимов обращения к памяти - когда за записью следует чтение
и наоборот. Очевидно, что нагрузка на память при этом возрастает, что может
приводить к нестабильности и появлению ошибок. Включайте и проверяйте.
System ROM Cacheable
Эта опция включает в число кэшируемых
диапазон адресов, в которых хранится копия системного BIOS. Нет никакой
необходимости кэшировать BIOS, поскольку имеющиеся в его составе подпрограммы
во время работы приложений не используются. То же самое можно сказать и об
опции Video BIOS Cacheable - отключайте не задумываясь.
Video RAM Cacheable
Видеопамять для текстовых и простых
графических режимов располагается в диапазоне адресов 0A000h-0BFFFh. Когда вы
работаете в Windows или любой другой графической оболочке, буфер кадра
отображается на определенные линейные адреса далеко за пределами первого
мегабайта. Значит - отключаем.
Контроллер PCI
Вторая часть моего обзора настроек
BIOS связана с работой контроллера шины PCI и совместимых с ней устройств.
Нелишне будет немного пояснить механизм работы этой шины. Каждое устройство
может выступать в качестве "хозяина" шины на время обмена с памятью
(пресловутый режим DMA), забирая ее для своих нужд. Перед этим оно, конечно,
должно подать запрос арбитру. Когда обмен закончен, устройство сообщает об этом
путем выдачи прерывания (IRQ). На нужды шины выделяется четыре линии прерываний
INT#A-INT#D, причем каждый слот имеет разный порядок подключения этих линий.
Другими словами, первая линией прерывания на разных слотах будет разной,
например, у слота 1 это будет INT#A, у слота 2 - INT#B и т.д., но не
обязательно в таком порядке. Тем самым PCI-устройства, использующие обычно
первую линию, в разных слотах не всегда работают на одном и том же прерывании.
Хотя по теории не должно быть никаких проблем при использовании одной линии
прерывания несколькими устройства, на самом деле некоторые звуковые и
видеокарты отказываются работать в паре. Тут уж ничего не поделаешь. А вот для
того, чтобы не пересечь PCI-устройства с клавиатурой, COM - и LPT-портами и
т.д., есть опция присваивания линиям IRQ (еще их называют INT PIN) разных номеров-входов
на контроллере прерываний.
Переходим к другим опциям.
CPU to PCI Write Buffer
Когда процессор работает с
PCI-устройством (т.е. режим DMA не используется), он производит запись в порты.
Данные при этом поступают в контроллер шины и далее в регистры устройства. Если
мы включаем эту опцию, задействуется буфер записи, который накапливает данные
до того, как PCI-устройство будет готово. И процессор не должен его ждать - он
может выпустить данные и продолжить выполнение программы. Я не вижу каких-либо причин
выключать эту опцию.
PCI Dynamic Bursting (Byte Merge, PCI
Pipeline)
Эта опция тоже связана с буфером
записи. Она включает режим накопления данных, при котором операция записи
(транзакция шины) производится только тогда, когда в буфере собран целый пакет
из 32 бит. Эффект сугубо положительный - пропускная способность 32-битной шины
используется на полную мощность, без холостых операций. Включать обязательно.
PCI#2 Access #1 Retry
Тоже опция, управляющая работой
буфера записи. Она определяет, что нужно делать в том случае, если буфер уже
заполнен, а устройство так и не подготовилось к получению данных и не смогло
принять их. Enabled - операция записи будет повторяться, Disabled -
генерируется ошибка и процессор (точнее, программа, выполняющая запись в порт)
решает, как поступать дальше.
PCI Master 0 WS Write
Данная опция в положении Disabled
позволяет добавлять один дополнительный такт перед операцией записи, проходящей
по шине. В случае разгона процессора с помощью увеличения частоты шины FSB
увеличиваются также частоты всех остальных шин, в том числе и PCI. Тут-то
дополнительный такт и спасает. Если с PCI все нормально - частота 33 МГц и
"глюков" не наблюдается, то опцию нужно включать.
PCI Latency Timer
С помощью этой опции можно установить
количество тактов, отводимых каждому PCI-устройству на осуществление транзакции
(операции обмена). Чем больше тактов, тем выше эффективность работы устройств,
так как не требуется заново запрашивать разрешение, захватывать и освобождать
время и т.д., то есть выполнять операции, требующие определенного времени, но
не дающие реального эффекта. Однако при наличии ISA-устройств PCI Latency
нельзя увеличить до 128 тактов. Также можно серьезно нарушить работу системы,
поэтому аккуратно подходите к этому вопросу.
Delayed Transaction
Эта опция регулирует взаимоотношения
ISA - и PCI-устройств в момент, когда им обоим требуется получить доступ к
памяти. Как известно, шина ISA тактируется в четыре раза медленнее, чем шина
PCI - 8 МГц против 33 МГц. Скорость обмена тоже гораздо ниже. Если
PCI-устройство потребует обмена в то время, как работает ISA-устройство, оно
просто не получит такой возможности и будет ждать своей очереди. Однако выход
есть - задержанная транзакция. При ней данные не поступают на шину, а
накапливаются в 32-битном буфере. Когда шина освобождается, происходит
транзакция. Но не все ISA-устройства позволяют так обманывать себя, поэтому в
случае проблем отложенную транзакцию нужно отключать.
Passive Release
Это - на ту же тему. Пассивное
освобождение шины PCI происходит при активности одного из ISA-устройств.
Процессор получает возможность не дожидаться окончания транзакции и начинать
запись данных. Если с ISA-устройствами возникают проблемы, эту опцию нужно
отключать.
PCI 2.1 Compliance
По сути это - включение двух предыдущих
опций, так как любое устройство, удовлетворяющее спецификации PCI 2.1, должно
поддерживать и отложенную транзакцию, и пассивное освобождение шины.
Вот, собственно, и все, что в BIOS
Setup касается шины PCI. Корректность сделанных настроек можно проверить,
нагрузив по очереди все PCI-устройства. Особенное внимание следует обращать в
том случае, если частота шины PCI вследствие разгона оказалась выше номинала.
Следующий раз поговорим о другой шине - AGP.
Контроллер AGP
Теперь речь пойдет о контроллере шины
AGP. Сначала нелишне будет в очередной раз вспомнить, что же это за шина. AGP
(Accelerated Graphics Port) была создана компанией Intel специально для
поддержки видеокарт нового поколения. За основу была взята универсальная шина
PCI. По сравнению с ней AGP допускает работу только одного устройства. При
неизменной ширине шины (32 бита) частота возросла вдвое и составила 66 МГц. В
дальнейшем были предложены режимы AGP 2x и AGP 4x, в которых вдвое и вчетверо
соответственно увеличена скорость обмена, а также введено пониженное напряжение
(1.5 В). Еще одно отличие AGP - ориентация на новый режим обмена, названный
DiME (Direct In-Memory Execution). Это значит, что AGP-контроллер видеокарты
может не просто получать большие объемы данных из системной памяти (режим DMA),
но и задействовать ее в качестве расширения памяти видеокарты. Тем самым
планировалось полностью избавиться от необходимости оснащать видеокарты
памятью. Идея не нашла поддержки со стороны разработчиков графических чипов.
Объем видеопамять постоянно растет, уже вовсю применяются алгоритмы сжатия
текстур и Z-буфера, а AGP-память используется только в редких случаях, так как
это приводит к падению производительности.
Initial Display
Эта опция, чаще всего находящаяся в
разделе "Peripheral Setup", совершенно ни на что не влияет в том
случае, если у вас только одна видеокарта. Если же их две, то BIOS
предоставляет возможность выбрать, которую из них назначить первой (Primary).
AGP Aperture Size
Эта опция устанавливает размер
апертуры, то есть максимального объема системной памяти, выделяемой для работы
в режиме AGP DiME. Заполняться блоками памяти апертура будет только в случае
использования больших текстур. Поэтому выбор очень больших значений никак не
повлияет на общую производительность видеокарты. Однако если выбрать слишком
маленькое значение, то режим AGP DiME, а иногда и DMA, будет полностью
отключен, что может помочь в решении проблемы с несовместимостью видеокарты и
материнской платы.
Какое все-таки значение лучше
устанавливать? Обычно советуют брать за основу половину объема системной
памяти. Или еще одна формула: основная_память * 2/видеопамять. На самом деле во
всех случаях нужно устанавливать либо 64, либо 128 Мб.
AGP Driving Control
Эта опция есть у материнских плат с
чипсетами VIA. Она позволяет включить режим управления мощностью сигнала,
подаваемого на слот AGP. Необходимость в этом возникает в том случае, когда
графический контроллер потребляет слишком много энергии. Если материнская плата
не способна обеспечивать необходимые параметры, начнутся сбои и зависания при
работе 3D-игр.
Также эта опция может быть полезной
при разгоне процессора шиной, когда вместе с FSB поднимаются частоты всех шин,
в том числе и AGP.
AGP Driving Value
Это и есть та опция, которая задает
мощность сигнала. Для устранения проблем обычно советуется поставить значение
DA. Если не помогает, стоит попробовать E7, EA и выше. Однако
экспериментировать с этой опцией очень опасно, поэтому трогайте ее только в
случае крайней необходимости.
AGP Master 1WS Read
Эта опция отвечает за установку
задержек при работе AGP-контроллера видеокарты в режиме DMA. Обычно начало
обращения к памяти происходит по истечении двух холостых тактов. Для увеличения
производительности можно включить эту опцию и тем самым вдвое сократить
задержки.
AGP Master 1WS Write
Аналогично предыдущей опции, но
касательно операций записи в память.

Скачано с www.znanio.ru

alt: Специальные команды чипсета

alt: BIOS Setup". "Disabled" рекомендовано

alt: Опция может называться и "RAM

alt: CAS. Если же CAS приходит раньше

alt: Может принимать значения: " Enabled " - разрешено, "

alt: Опция может называться также "DRAM

alt: DRAM Page Mode", "DRAM Paging", "DRAM

alt: Enabled" - разрешено , "Disabled" - запрещено

alt: Также стоит обратить внимание на тот факт, что банки памяти могут открываться и закрываться независимо друг от друга, что позволяет работать с одним из них…

alt: RAS Precharge Control (Page Closing

alt: Включайте и проверяйте. System

alt: Вот, собственно, и все, что в BIOS

alt: Primary). AGP Aperture Size

title: СПЕЦИАЛЬНЫЕ КОМАНДЫ ЧИПСЕТА


extracted_text:
Консультация
для родителей
"Возрастные
особенности детей старшего дошкольного возраста"

Возраст
5-6 лет - это старший дошкольный возраст. Он является очень важным
возрастом в развитии познавательной сферы ребенка, интеллектуальной и
личностной. Его можно назвать базовым возрастом, когда в ребенке закладываются
многие личностные качества, формируется образ «Я», половая идентификация. В
этом возрасте дети имеют представление о своей гендерной принадлежности по
существенным признакам. Важным показателем этого возраста 5-6 лет является
оценочное отношение ребенка к себе и другим. Дети могут критически относиться к
некоторым своим недостаткам, могут давать личностные характеристики своим
сверстникам, подмечать отношения между взрослыми или взрослым и ребенком. 90%
всех черт личности ребенка закладывается в возрасте 5-6 лет. Очень важный
возраст, когда мы можем понять, каким будет человек в будущем.
Ведущая
потребность в этом возрасте – потребность в общении и творческая
активность. Общение детей выражается в свободном диалоге со сверстниками и
взрослыми, выражении своих чувств и намерений с помощью речи и неречевых
средств (жестов, мимики). Творческая активность проявляется во всех видах
деятельности, необходимо создавать условия для развития у детей творческого
потенциала. Ведущая деятельность – игра, в игровой деятельности дети уже могут
распределять роли и строить своё поведение, придерживаясь роли. Игровое
взаимодействие сопровождается речью. С 5 лет ребёнок начинает адекватно
оценивать результаты своего участия в играх соревновательного характера.
Удовлетворение полученным результатом начинает доставлять ребёнку радость,
способствует эмоциональному благополучию и поддерживает положительное отношение
к себе. Ведущая функция – воображение, у детей бурно развивается фантазия.
Воображение – важнейшая психическая функция, которая лежит в основе успешности
всех видов творческой деятельности человека. Детей необходимо обучать умению
планировать предстоящую деятельность, использовать воображение для развития
внутреннего плана действий и осуществлять внешний контроль посредством речи.
В
5-6 лет ребенок как губка впитывает всю познавательную информацию. Научно
доказано, что ребенок в этом возрасте запоминает столько материала, сколько он
не запомнит потом никогда в жизни. В познавательной деятельности продолжает
совершенствоваться восприятие цвета, формы и величины. Дети называют не только
основные цвета, но и их оттенки, знают формы. В этом возрасте ребенку интересно
все, что связано с окружающим миром, расширением его кругозора. Лучшим способом
получить именно научную информацию является чтение детской энциклопедии, в которой
четко, научно, доступным языком, ребенку описывается любая информация об
окружающем мире. Ребенок получит представление о космосе, древнем мире,
человеческом теле, животных и растениях, странах, изобретениях и о многом
другом.
Это
период наивысших возможностей для развития всех познавательных процессов:
внимания, восприятия, мышления, памяти, воображения. Для развития всех этих
процессов усложняется игровой материал, он становится логическим,
интеллектуальным, когда ребенку приходится думать и рассуждать. Конструктор
хорошо развивает логическое мышление. Здесь важным моментом является
складывание по схеме – образцу, начиная с простых узоров. Кубики, различные
головоломки, мозаику необходимо выкладывать по картинке, ориентируясь на цвет,
форму, величину. В логических играх ребенок должен увидеть последовательность,
проследить логическую закономерность и обосновать.
В
играх на логику прослеживается и личностный аспект дошкольника. Правильно решив
упражнение, ребенок радуется, чувствует уверенность в себе и желание побеждать.
Есть дети, которые сдаются, не верят в свои силы и задача родителей выработать
у ребенка стремление победить. Важно, ребенок должен знать, что «Я могу».
Необходимо прививать интерес к размышлению и рассуждению, поиску решений,
научить испытывать удовольствие от прилагаемых усилий и получаемого результата.
Важно, чтобы детям сопутствовал успех.
Главное,
в развитии детей 5-6 лет – это их познавательное развитие, расширение
кругозора. И все игры, направленные на это дадут хороший результат. Не
отвечайте односложно – «да» или «нет». Отвечайте ребенку развернуто,
спрашивайте его мнение, заставляйте думать и рассуждать. А почему сейчас зима?
Докажи. А почему в лесу нельзя разводить костер. Обоснуй. У детей много
неосознанной информации в голове, задача взрослых им в этом помочь.
ВНИМАНИЕ:
·
выполнить задание, не отвлекаясь в течение 10-12 минут,
наблюдается переход от непроизвольного к произвольному вниманию;
·
находить 5-6 отличий между предметами, выполнять задания по
предложенному образцу, находить пары одинаковых предметов – это концентрация
внимания;
ПАМЯТЬ:
·
запоминать 6-8 картинок в течение 1-2 минут;
·
рассказывать наизусть несколько стихотворений;
·
пересказать близко к тексту прочитанное произведение;
МЫШЛЕНИЕ:
·
определять последовательность событий;
·
складывать разрезанную картинку из 9 частей;
·
находить и объяснять несоответствия на рисунках;
·
находить и объяснять отличия между предметами и явлениями;
·
находить среди предложенных 4 предметов лишний, объяснять свой
выбор.
МАТЕМАТИКА
·
Счет в пределах 10, знакомство с цифрами.
·
Правильно пользуется количественными и порядковыми числительными
(в пределах 10), отвечает на вопросы: «Сколько?». «Который по счету?»
·
Уравнивает неравные группы предметов двумя способами.
·
Сравнивает предметы (по длине, ширине, высоте, толщине);
проверяет точность определенным путем наложения или приложения.
·
Выражает местонахождение предмета по отношению к себе, к другим
предметам.
·
Знает некоторые характерные особенности знакомых геометрических
фигур.
·
Называет утро, день, вечер, ночь; имеет представление о смене
частей суток.
·
Называет текущий день недели.

РАЗВИТИЕ РЕЧИ
·
Имеет достаточно богатый словарный запас.
·
Может участвовать в беседе, высказывать свое мнение.
·
Составляет по образцу рассказ по сюжетной картине, по набору
картинок; последовательно, без существенных пропусков пересказывает небольшие
литературные произведения.
·
Определяет место звука в слове. Обучение чтению необходимо
начинать с формирования фонематического анализа слова.
ПОЗНАНИЕ
·
Различает и называет виды транспорта, предметы, облегчающие труд
человека в быту.
·
Классифицирует предметы, определяет материалы, из которых они
сделаны.
·
Знает название родного города, страны, ее столицы, домашний
адрес.
·
Знает о взаимодействии человека с природой в разное время года.
·
Знает о значении солнца, воздуха, воды для человека, животных,
растений.
·
Бережно относится к природе.
ЧТЕНИЕ ХУДОЖЕСТВЕННОЙ
ЛИТЕРАТУРЫ
·
Знает стихотворения, считалки, загадки.
·
Называет жанр произведения.
·
Драматизирует небольшие сказки, читает по ролям стихотворения.
·
Называет любимого детского автора, любимые сказки и рассказы.
В
изобразительной деятельности 5 – 6 летний ребёнок свободно может изображать
предметы круглой, овальной, прямоугольной формы, обычно рисунки представляют
собой схематические изображения различных предметов, дети любят рисовать,
лепить. Дети успешно справляются с вырезыванием предметов прямоугольной и
круглой формы, умение вырезывать по контуру – один из показателей готовности к
школе.
В
развитии эмоциональной сферы необходимо формировать позитивное эмоциональное
отношение к самому себе и своему имени, к членам своей семьи, к друзьям, учить
детей сопереживать, помогать по мере возможности, заботиться о младших. Ребёнок
может произвольно управлять своим поведением, а также процессами внимания и
запоминания, эмоциональными реакциями.
Родители
ДОЛЖНЫ быть оставаться примером для детей. Если родители несут позитивную
информацию, если у ребенка на душе хорошо, нет страха, обиды, тревоги, то любую
информацию (личностную и интеллектуальную) можно заложить в ребенка.

file_name: Консультация для родителей.docx


extracted_text:
Проверочный тест «Древние люди» 5 класс 4 вариант

1. С изобретением копья с каменным наконечником и гарпуна
важнейшими занятиями первобытных людей становились:
а)  земледелие;      в) ремесло;
б)  охота;              г)
рыболовство.
2. Древнейшие люди общались друг с другом при помощи:
а)  слов;
  в) рисунков;
б)  жестов;            г)
разнообразных звуков.
3. Выжить суровыми и морозными зимами первобытному человеку
помогло:
а)  умение пользоваться огнем;
б)  умение строить землянки из глины;
в)  использование пещер для жилья;
г)  умение запасать продукты питания впрок.
4.  Первобытные люди считали хранителями домашнего очага:
а)  мужчин-охотников;
б)  женщин-собирательниц;
в)  мужчин-воинов;
г)  вождей родовой общины.
5. Зарождение веры в душу у первобытных людей связано с:
а)  развитием пещерной живописи;
б)  попытками понять причины явлений, происходящих в них
самих (сновидения);
в)  ритуальными обрядами в родовой общине перед выходом на
охоту;
г)  попытками понять явления природы.
6.  Первобытные люди считали, что добиться успеха на охоте
можно, если:
а)  нарисовать бизонов, оленей, лошадей в глубине пещеры;
б)  нарисовать раненых животных;
в)  изображение животных поразить копьем;
г)  положить еду около входа в пещеру.

file_name: Древние люди-1 — копия.docx

title: Тест по теме:"Древние люди"-вариант-1


extracted_text:
Одномерные массивы
Базовый уровень.
Задание: cоставить схему алгоритма и программу решения задачи

№
вар.

Задача

1

Ввести массив, состоящий из 14 элементов целого типа. Найти количест-
во элементов четных
по значению.

2

Ввести массив,
состоящий из 12 элементов целого типа. Получить
новый массив,   заменив   значение   пятого   элемента   среднеарифметическим
исходного массива.

3

Задан целочисленный массив, состоящий из 11 элементов. Найти количе-
ство элементов, абсолютное значение которых больше
среднего арифме- тического.

4

Ввести целочисленный массив, состоящий из 10 элементов. Поменять местами
  максимальный и первый элементы.

5

Ввести целочисленный массив,
состоящий из 9 элементов. Поменять
местами максимальный и минимальный элементы массива.

6

Ввести массив, состоящий из 20 элементов целого типа. Определить
каких элементов больше
четных или нечетных по значению.

7

Задан массив, состоящий из 15 элементов вещественного типа. Опреде-
лить количество элементов, значения которых больше
первого элемента.

8

Задан массив, состоящий из 16 элементов вещественного типа. Опреде-
лить индексы (местоположение) максимального и минимального элемен- тов

9

Дан массив, состоящий из 15 элементов целого типа. Получить новый массив, как разность между элементами исходного массива и его средне-
го арифметического.

10

Ввести целочисленный массив, состоящий из 17
  элементов (положитель- ных и отрицательных). Найти сумму элементов, абсолютное значение которых
больше среднеарифметического модулей
отрицательных эле-
ментов.

11

Ввести целочисленный массив, состоящий из 14 элементов. Вычислить
количество и сумму
четных по значению положительных элементов.

12

Ввести массив, состоящий из 12 элементов действительного типа. Распо-
ложить элементы в порядке убывания. Вычислить сумму максимального
и минимального элементов массива.

13

Ввести целочисленный массив,
состоящий из 15 элементов. Определить
сумму и разность максимального и минимального элементов.

14

Ввести целочисленный массив,
состоящий из 17 элементов. Заменить
элементы кратные трем
на сумму нечетных по значению элементов.

№
вар.

Задача

15

Ввести массив, состоящий из 14 элементов действительного типа. Распо-
ложить элементы c 1 по 7 по возрастанию, а с 8 по 14 - в порядке убыва-
ния.

16

Ввести массив, состоящий из
  12 элементов действительного типа. Опре-
делить количество чисел,
стоящих между максимальным и минимальным
элементами.

17

Ввести массив, состоящий из 15 элементов целого типа. Определить количество отрицательных, произведение положительных и количество
нулевых
элементов.

18

Ввести массив, состоящий из 12 элементов действительного типа. Опре-
делить границы интервала, в котором находятся значения элементов массива.

19

Дан массив − 19 элементов целого
типа. Найти сумму
элементов, распо-
ложенных до первого
отрицательного элемента. Если
отрицательных элементов нет,
то выдать соответствующее сообщение.

20

Ввести массив, состоящий из 16 элементов целого типа. Заменить все
элементы, кратные трем,
нулями. Определить количество замен.

21

В заданном массиве М(12) действительных чисел
увеличить минималь-
ный элемент в три раза
и поменять местами
с последним.

22

Дан массив М(15) вещественных чисел. Расположить элементы в обрат-
ном порядке.

23

Ввести массив, состоящий из 14 элементов целого типа. Определить
сумму элементов четных
по индексу и произведение элементов нечетных по
  значению.

24

Ввести массив, состоящий из 12 элементов действительного типа. Опре-
делить количество и сумму чисел,
значения   которых меньше значения последнего элемента.

25

Дан массив, состоящий из 15 элементов целого типа (положительных и отрицательных). Получить новый массив, элементы которого определя-
ются как разность между элементами исходного массива и суммой
положительных элементов заданного
  массива.

26

Дан массив, состоящий из 15 элементов действительного типа. Опреде-
лить разность между
произведением всех положительных элементов и
произведением модулей всех отрицательных.

27

В массиве целых
чисел с количеством элементов 19 определить макси-
мальное число и заменить им все четные
по значению элементы.

28

Ввести целочисленный массив,
состоящий из 17 элементов. Найти сумму и количество элементов, абсолютное значение которых больше средне-
арифметического положительных элементов.

29

Дан массив, состоящий из 18 элементов действительного типа. Опреде-
лить частное от деления произведения всех положительных элементов и суммы модулей всех
отрицательных

30

Дан массив
  вещественных чисел М(12). Определить сумму минимального
элемента и его индекса.

Средний уровень
Задание: составить
схему алгоритма и программу
решения задачи

№
вар.

Задача

1

Ввести два целочисленных массива − по 10 элементов в каждом. Сфор-
мировать новый массив,
на четных местах
которого будут элементы с
нечетными индексами из первого массива, а на нечетных – с четными
индексами из второго.

2

Ввести массив, состоящий из 8 элементов (восемь двузначных чисел)
целого типа. Получить новый массив, состоящий из цифр, находящихся в
младших разрядах элементов исходного массива.

3

Ввести целочисленный массив, состоящий из 17-ти
элементов (двузнач-
ные целые числа). Вычислить сумму цифр этого
массива.

4

Ввести два массива
действительных чисел, состоящих из 9 и 7 элементов. Сформировать третий массив
из упорядоченных по возрастанию значе-
ний обоих массивов.

5

Ввести два массива X и
  Y, состоящих из 10-ти элементов целого типа. Сформировать массив S, состоящий из одинаковых элементов исходных
массивов.

6

Рассчитать
  значения    12-ти    элементов    массива     Y    по    формуле yi = i 2 - 2i +19,3cos i . Вывести на экран этот
массив и новый,
разместив в
нем первоначально элементы, значения которых меньше
среднего
арифметического, а потом остальные, не меняя их последовательности.

7

Дан массив вещественных чисел Z(16) . Определить разность между суммой
элементов c четными индексами и суммой элементов, индексы
которых
кратны трем.

8

В заданном целочисленном массиве R(9) определить индекс наибольшего
из нечетных по значению положительных элементов.

9

Ввести с клавиатуры массив X, состоящий из 15 элементов целого типа.
Рассчитать элементы массива Y по формуле   yi = cos x2 + 2,97lg2 i2 .
i
Сформировать третий массив из упорядоченных по убыванию значений обоих массивов.

№
вар.

Задача

10

Ввести
с клавиатуры массив
X, состоящий из 17 элементов целого
типа.
Рассчитать элементы массива Y по формуле
ïì(xi )3 - 7,5,     если cos(xi ) > 0
yi = í 2         sin(x )
ïîxi   - 5e      i    ,   если cos(xi ) £ 0
Упорядочить массив
Y по возрастанию, массив X по
убыванию и сфор-
мировать новый массив R, элементами которого являются четные по индексу
элементы массива X и Y.

11

Ввести массив, состоящий из 9 элементов (девять двузначных чисел)
целого типа. Получить новый массив,
  состоящий из сумм цифр элементов исходного
  массива.

12

Ввести массив, состоящий из 12 элементов действительного типа. Распо-
ложить элементы в порядке убывания. Определить количество   проис-
шедших при этом перестановок.

13

Ввести с клавиатуры целочисленный массив, состоящий из 11 элементов.
Вычислить сумму нечетных по значению отрицательных элементов и заменить элементы кратные трем на эту сумму.

14

Ввести
массив, состоящий из 14 элементов действительного типа. Поме-
нять местами   первую  половину  со   второй.  Определить  количество произведенных при этом перестановок.

15

Дан массив вещественных чисел. Определить элемент
массива (значение
и индекс), который
наиболее удален от заданного вещественного числа S.

16

Ввести
целочисленный массив, состоящий из 10 элементов. Определить
сумму
и количество элементов, расположенных до первого отрицатель- ного
  числа.

17

Определить количество локальных минимумов в заданном числовом
массиве. (Локальный минимум
  в числовом массиве – это последователь- ность
  трех рядом стоящих чисел, в которой среднее число меньше стоя- щих слева и справа от него).

18

Определить количество локальных максимумов в заданном числовом
массиве. (Локальный максимум в числовом
  массиве – это последователь- ность трех
  рядом стоящих чисел, в которой среднее число больше стоя- щих слева и справа от него).

19

В заданном целочисленном массиве Z(15) положительных, отрицатель-
ных и нулевых чисел
  определить сумму и вывести последовательность значений элементов, которые расположены между первым
  отрицатель- ным и нулевым элементами.

20

В заданном числовом массиве определить и вывести индексы
последова-
тельностей чисел, которые монотонно убывают (каждое следующее число меньше предыдущего).

№
вар.

Задача

21

В заданном целочисленном массиве
удалить элементы, которые
встреча- ются более двух раз.

22

Ввести массив, состоящий из 10-ти элементов целого типа. Сформиро- вать новый, расположив сначала все отрицательные элементы и нули,
после
чего - положительные, сохраняя порядок их следования.

23

Ввести массив X, состоящий из 10-ти
элементов целого типа. Вычислить
элементы
массива Y по
формуле yi = x 2 + 0,3
i
P = x1 y1 × x3 y3 ×...× x9 y9 .
и найти P:                             x0 y0 × x2 y2 ×...× x8 y8
Определить остаток от деления.

24

Ввести массив, состоящий из 10 элементов (десять двузначных
  чисел) целого типа.
Получить новый массив,
состоящий из разностей цифр
элементов исходного массива.

25

Ввести
массив, состоящий из 15 элементов целого типа. Упорядочить
массив
так, чтобы все отрицательные числа
были расположены вначале
по возрастанию, а все положительные – в конце по убыванию.

26

Даны два массива
действительных чисел по 12 элементов в каждом.
Заменить
нулями те элементы первого массива, которые
есть во втором.

27

Задан
целочисленный массив. Определить количество участков массива,
на котором элементы монотонно возрастают (каждое следующее число больше предыдущего).

28

Задан целочисленный массив.
Определить остаток от деления суммы
элементов с четными индексами на сумму элементов с нечетными индек-
сами.

29

Задан целочисленный массив. Определить процентное содержание элемен-
тов, превышающих среднеарифметическое всех элементов массива.

30

Ввести
два массива  действительных чисел.
Определить максимальные
элементы
в каждом массиве и поменять их местами.

Высокий уровень
Задание: составить схему алгоритма и программу решения задачи

№
вар.

Задание

1

Дано целое число
в двоичной системе
счисления, т.е. последовательность цифр
0 и 1. Составить программу перевода этого числа в десятичную
систему
счисления.

2

Дано целое число
в двоичной системе
счисления, т.е. последовательность
цифр 0 и 1. Составить программу перевода этого
числа в восьмеричную систему счисления.

№
вар.

Задача

3

Дано целое число
в двоичной системе счисления, т.е. последовательность
цифр 0 и 1. Составить программу перевода этого
числа в шестнадцате- ричную систему счисления.

4

Дано дробное число в двоичной системе счисления,
  т.е. последователь- ность цифр 0 и 1, разделенных  точкой. Составить программу перевода
этого числа в десятичную систему счисления.

5

Дано дробное число в двоичной системе счисления,
  т.е. последователь- ность цифр 0 и 1, разделенных  точкой. Составить программу перевода
этого
числа в восьмеричную систему счисления.

6

Дано дробное число
в двоичной системе
счисления, т.е. последователь-
ность цифр 0 и 1, разделенных  точкой.
  Составить программу перевода этого числа в шестнадцатеричную систему счисления.

7

Ввести массив, состоящий из 15-ти
  элементов (двузначные целые числа). Изменить разрядность цифр, образующих элементы исходного массива и,
таким образом, сформировать новый
массив. Например, исходный мас-
сив: 25 71 84…,
новый массив: 52 17 48….

8

Ввести массив, состоящий из 9 элементов (девять
  двузначных чисел в восьмеричной системе счисления) . Сформировать новый массив путем
перевода значений элементов исходного массива в десятичную систему
счисления.

9

Ввести целочисленный массив, состоящий из 7 элементов (семь
двузнач- ных чисел).
Получить новый массив, состоящий из цифр элементов
исходного массива, стоящих в старших
разрядах.

10

Ввести два массива действительных чисел, состоящих
  из 7 и 9 элемен- тов.
Сформировать третий массив
из упорядоченных по убыванию
значений
обоих массивов.

11

Дан массив,
  состоящий из 12 двоичных чисел. Удалить элементы, кото-
рые встречаются более
двух раз.

12

Ввести
массив, в котором
только два одинаковых элемента. Определить
их местоположение.

13

Дано целое число в двоичной системе счисления,
  т.е. последовательность цифр 0 и 1. Осуществить циклический сдвиг
  элементов массива влево на две позиции. Определить разность исходного и полученного после
сдвига
числа.

14

Задан массив чисел
в двоичной системе счисления. Упорядочить элемен-
ты массива по убыванию.
  Определить сумму чисел.

15

Задан массив чисел
в двоичной системе
счисления. Упорядочить элемен-
ты массива по возрастанию. Определить среднее значение чисел.

16

Задан массив чисел
в двоичной системе счисления. Поменять местами
максимальный и минимальный элементы.

№
вар.

Задача

17

Дано целое число
в двоичной системе
счисления, т.е. последовательность
цифр 0 и 1. Осуществить циклический сдвиг элементов массива вправо на одну позицию. Определить сумму
  исходного и полученного после сдвига числа.

18

Задан целочисленный массив.
Определить разность между
суммой
значений элементов
  массива на участках, где элементы монотонно
возрастают (каждое следующее число больше предыдущего) и суммой
значений
элементов массива на участках, где элементы монотонно убывают (каждое
  следующее число меньше предыдущего).

19

Задан целочисленный массив.
Определить, образуют ли значения его
элементов арифметическую прогрессию. Если «да» – вывести разность прогрессии, если
  «нет» – ответ «не образуют».

20

Задан целочисленный массив.
Определить, образуют ли значения его
элементов геометрическую прогрессию. Если «да» – вывести знаменатель прогрессии, если «нет» – ответ «не образуют».

21

Задан целочисленный массив.
Вывести индексы тех элементов, значения
которых больше, чем у
стоящих справа от него.
  Определить количество таких чисел.

22

Из заданного целочисленного массива вывести номер
последнего из тех
его элементов, которые
удовлетворяют неравенству Ai–1<Ai<Ai+1. Если таких
элементов нет – вывести
«таких нет».

23

В заданном массиве двоичных чисел определить количество чисел,
стоящих между максимальным и минимальным элементами. Вывести сообщение, если таких чисел
нет.

24

В заданном массиве
двоичных чисел выполнить циклический сдвиг всех
элементов вправо на одну позицию.

25

В заданном массиве
двоичных чисел выполнить циклический сдвиг всех
элементов влево на одну позицию. Определить сумму
чисел до и после операции сдвига.

26

В заданном массиве
двоичных чисел увеличить значение каждого элемен-
та на двоичное число 1010.

27

Дан массив вещественных чисел. Определить элемент массива (значение
и индекс), который
наиболее близок к заданному вещественному числу R.

28

Дан массив двоичных чисел. Определить элемент массива (значение и
индекс), который наиболее удален от заданного двоичного числа D.

29

Заданы положительное и отрицательное число
в двоичной системе
(две
последовательности
нулей и единиц). Составить программу вычисления суммы этих чисел.

30

Задан целочисленный массив
− три десятичных числа. Сформировать
массив, состоящий из чисел исходного массива, представленных в двоич- ной системе счисления.

Скачано с www.znanio.ru

alt: Одномерные массивы Базовый уровень

alt: Дан массив вещественных чисел

alt: Задача 10

title: Одномерные массивы