О способе оптимизации технологического процесса формирования полевых транзисторов в составе схемы логический компаратор с зарядовой связью с целью увеличения степени их интеграции. Влияние механических напряжений
В данной работе предлагается способ увеличения плотности полевых транзисторов, входящих в состав компаратора с логикой с общим зарядом. В рамках данного способа рассматриваемый элемент формируется на базе трехслойной гетероструктуры со специфической конфигурацией. Необходимые ее участки легируются с помощью диффузии или ионной имплантации. Далее рассматривается оптимизированный отжиг примеси и/или радиационных дефектов. В рамках данной работы также проводится анализ возможности уменьшения существующих в гетероструктурах механических напряжений. Предложена аналитическая методика анализа массо- и теплопереноса в гетероструктурах, протекающих в процессе производства интегральных схем, с учётом механических напряжений.