Аппаратная реализация алгоритма Adler32 для вычисления контрольных сумм
В статье рассказывается о вариантах аппаратной реализации алгоритма Adler32 для вычисления контрольных сумм и описывается разработка синтезируемых моделей на языке Verilog