Метод генерации функциональных тестов для HDL-описаний на основе проверки HLDD-моделей
Автоматизированные методы являются перспективным направлением в области проверки корректности (верификации) цифровой микроэлектронной аппаратуры. В настоящее время предложен ряд методов генерации функциональных тестов, основанных на использовании моделей. В данной статье предложен новый метод, основанный на автоматическом извлечении моделей в форме высокоуровневых решающих диаграмм и генерации тестов, обеспечивающих высокое покрытие кода, с помощью средств проверки моделей. Проведено сравнение с существующими методами, основанными на извлечении моделей из исходного кода. Результаты экспериментов демонстрируют преимущества предложенного подхода.