КОРРЕКЦИЯ ДЛИТЕЛЬНОСТИ ИМПУЛЬСОВ ПОМЕХ В КМОП КОМБИНАЦИОННЫХ ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ ПРИ СБОРЕ ЗАРЯДА С ТРЕКОВ ОДИНОЧНЫХ ЧАСТИЦ
В работе приводятся результаты моделирования средствами 3D-TCAD импульсных помех, возникающих на выходах комбинационных КМОП элементов в составе мажоритарного элемента при сборе заряда с треков одиночных ионизирующих частиц. Даны оценки длительности импульсов помех и их уменьшения в логических элементах по КМОП 65-нм объемной технологии с неглубокой траншейной изоляцией (shallow trench isolation) групп транзисторов. Моделирование проведено при линейной передаче энергии частицей на трек 60 МэВ см2/мг. Когда заряд с трека частицы собирают запертые транзисторы элементов И-НЕ (ИЛИ-НЕ), то они переходят в открытое состояние (в частности, в инверсное смещение). Это образует импульс помехи на узле И-НЕ (ИЛИ-НЕ), который запирает транзистор выходного инвертора элемента И (ИЛИ). Запертый транзистор инвертора, собирая заряд с того же трека, может компенсировать часть длительности импульса при передаче его на выход элемента И (ИЛИ). Дублирование инвертора расположением основных и дополнительных транзисторов инвертора на граничных сторонах топологических групп транзисторов И-НЕ (ИЛИ-НЕ) способствует снижению длительности помех при сборе заряда с трека одиночной частицы. С учётом коррекции, длительности импульсов помех, возникающих в мажоритарном элементе, находятся в диапазоне 50–300 пс.