ПРОЕКТИРОВАНИЕ ПРОЦЕССОРА С ИСПОЛЬЗОВАНИЕМ ВЫСОКОУРОВНЕВОГО ЯЗЫКА ОПИСАНИЯ АППАРАТНЫХ СРЕДСТВ VHDL
В статье рассматривается проектирование процессорного ядра с фиксированной запятой на языке VHDL для реализации в базисе программируемых логических интегральных схем с использованием САПР Quartus II