2021.1)でプラットフォームプロジェクトを生成・ビルドしたところ、makefileにおけるエラーが発生。エラーの修正方法について紹介する。以下の記事では、VivadoでカスタムIPを作成後、Vitisでプラットフォームプロジェクトを作成し、アプリケーションプロジェクトのビルドを行いました。(3)カスタムIPを用いたVitisプラットフォームプロジェクトの作成ハードウェア言語で作成したRTLモジュールにIPパッケージャーを使用してAXI4-Liteインタフェースを追加する方法を解説しています。IDEのアプリケーションを作成する方法を具体的に解説しています。phys-higashi.com2021.06.20このとき、「プラットフォームプロジェクトのビルド時」「アプリケーションプロジェクトのビルド時」の2箇所でエラーが発生しました。以下では、エラー発生時の状況を詳述します。プラットフォームプロジェクトのビルド時カスタムIPを含むプラットフォームプロジェクトをビルドするときに、エラーが発生しました。XSAファイルを読み込みプロジェクトを立ち上げた直後、Assistantウィンドウのdesign_1_wrapperをビルドすると、以下のエラーが発生しました。後述する対処法1によって1のビルドエラーを回避した。その後、プラットフォームプロジェクト上で動作するアプリケーションプロジェクトをビルドするときに、別のエラーが発生しました。ついて調べたところ、どうやら以下の記事で記載されている、makefileにおけるmake環境のバージョンの差異が原因のようです。2020.2のバージョンがあまり良くないようです。今後のVitisのアップデートで修正されることを願っています。上述した記事の内容に従い、makefileを以下のように修正しました。IDEの左のExplorerに含まれる、以下のパスに入っている2つのファイルです。修正が必要なファイルdesign_1_wrapperps7_cortexa9_0standalone_ps7_cortexa9_0bsp[ps7_cortexa9_0>libsrc>led_config_v1_0>Makefile]zynq_fsblzynq_fsbl_bsp[ps7_cortexa9_0>libsrc>led_config_v1_0>Makefile]bspフォルダとzynq_fsbl_bspフォルダ内にある、カスタムIPのMakefileを修正しました。カスタムIPが多いときは手におえませんが、今回は2つだけですので、地道に修正を行いました。修正方法は、以下のようにMakefileにおける[OUTSの定義文]を変更しました。*.c)))Makefileを修正すれば、以下のようにプラットフォームプロジェクトのビルドが通るようになります。rebuild.(makefile変更後にハードウェアを再度エクスポートし、再ビルドしないといけない)”との報告があります。ps7_cortexa9_0/libsrc/PmodGYRO_v1_...forum.digilent.comそこで、以下のようにしてXSAファイルのアップデートを行いました。Specification]を選択します。新しいウィンドウが立ち上がります。ここで、workspaceを作成するときに読み込んだものと同じXSAファイルを選択します。OKをクリックし暫く待つと、プラットフォームプロジェクトがアップデートされたことを示すウィンドウが立ち上がるので、確認したら[OK]をクリックします。このアップデートを行うと、無事にアプリケーションプロジェクトの方もビルドが通るようになります。ひがし本記事では、カスタムIPを含むプラットフォームプロジェクトで発生したmakefileのエラーの回避方法を解説しました。手間がかかる方法なのでよりよい方法が見つかったり、最新のVitisのアップデートでエラーが回避されていた場合は、改めて追記します。最後までご覧いただきありがとうございました。Vitis2021.1のアップデートでは、上述した「カスタムIPにおけるMakefileの不具合」は、まだ解消されていないようです。エラー発生状況1でのエラーコードが異なりました。対処法1も、前回やった方法ではうまく行かず、Twitterで教えていただいた別の方法でうまくいきました。本サイトでは、Vitis2021.1での状況と対処法をそれぞれ追記しておきます。ブロックデザインは、以下の記事シリーズで記載したものと同じ構成を再現。(3)カスタムIPを用いたVitisプラットフォームプロジェクトの作成ハードウェア言語で作成したRTLモジュールにIPパッケージャーを使用してAXI4-Liteインタフェースを追加する方法を解説しています。IDEのアプリケーションを作成する方法を具体的に解説しています。phys-higashi.com2021.06.20エラー発生状況1カスタムIPを含むプラットフォームプロジェクトをビルドするときにエラーが発生。プラットフォームプロジェクトのビルド時makefileを以下のように修正しました。IDEの左のExplorerに含まれる、以下のパスに入っている2つのファイルです。修正が必要なファイルdesign_1_wrapperps7_cortexa9_0standalone_ps7_cortexa9_0bsp[ps7_cortexa9_0>libsrc>led_config_v1_0>Makefile]zynq_fsblzynq_fsbl_bsp[ps7_cortexa9_0>libsrc>led_config_v1_0>Makefile]修正方法は、カスタムIPのMakefileを、カスタムIPではないXilinx提供のIP(例えば、GPIO)のlibsrcフォルダの中にあるMakefileで差し替えます。Makefileを修正すれば、プラットフォームプロジェクトのビルドが通るようになります。Zynqが外部からのHDMI信号を受信しDDRメモリに格納した後、DDRメモリを読み出しVGA信号を送信するアプリケーションの解説を行っています。HDMI信号をZynqが受信する際の割り込みの設定方法について紹介・解説しました。本記事ではVitisとVivadoを用いてZybo上のLEDを点滅させるアプリケーションの作成をめざします。CPU上で”LED点滅”プログラムを動かすために、Zynq内部のハードウェア構成を定めるプロジェクトを作成しました。Vitis【HDMI出力編(3)】静止画をZynqからHDMI出力するVitisアプリケーション本記事では、Vitisを用いてZybo経由で外部ディスプレイに画像を出力するアプリケーションを作成します。アプリケーションでは、ドライバ関数によりIPコアの設定を行った後、読み出すフレームバッファに直接静止画を書き込んでいます。TerminalのマイコンとZynqをデータを通信する方法を解説。本記事では、サンプルプログラムや各API関数のリファレンスの参照方法を紹介した後、サンプルプログラムの動作原理について調べた内容を解説します。Accessの最低限知っておくと良い項目についてまとめました。VDMAは何のために用いるのか、他のIPとはどのように接続すればよいのか、初心者向けに基本的な機能について解説しています。Accessの最低限知っておくと良い項目についてまとめました。VDMAを制御するためのドライバの使用方法について、初心者向けに解説しています。コメントをキャンセルメールアドレスが公開されることはありません。※サイト次回のコメントで使用するためブラウザーに自分の名前、メールアドレス、サイトを保存する。上に表示された文字を入力してください。@phys_higashiFPGAを使ったデジタル回路の設計に興味を持ち、休日に勉強をしています。初学者の目線から、詰まりやすいポイントとそれを解決した方法について、記事にまとめています。初学者ゆえの間違い等あるとは思いますが、お気づきの際はお問い合わせをいただけますと幸いです。@phys_higashiFPGAを使ったデジタル回路の設計に興味を持ち、休日に勉強をしています。初学者の目線から、詰まりやすいポイントとそれを解決した方法について、記事にまとめています。初学者ゆえの間違い等あるとは思いますが、お気づきの際はお問い合わせをいただけますと幸いです。-掛け算IPをZyboに実装-2021.04.182022.02.13Rustupをインストールするときに発生したエラーの回避方法2021.08.102021.11.07。