適した、ピコ秒クラスの分解能およびマルチチャネルを備えたTDCの実現に向けた検討を行う。はじめに回路構成の検討を行い、回路シミュレーションにより適正を確認する。次に回路構成に適したレイアウトパターンを考案し、物理検証含めたレイアウトを行う。65ナノメートルCMOSプロセスを用いて試作を行い、実チップによる動作検証を行う。教授)機能・特徴psec程度の分解能を持つ時間測定回路、サブpsecの時間分解能も目指す。Reserved.サイトマップアクセシビリティお問い合わせ。