プラットフォームのデモンストレーションを行いました。プラットフォームのデモンストレーションを行いました。TLMとサイクル精度モデルといった一連のIPポートフォリオをリリースしました。v1.1の新規格に準拠した全てのIPをリリースしたことを発表しました。v1.1ユーティリティおよび制御バスはスマートフォン、ウェアラブル、高性能サーバ、自動車のアプリケーション開発の統合を簡素化し、費用対効果を向上させるために開発された仕様です。v1.1仕様に準拠した、検証/デザインIP、エミュレータおよびFPGAのプロトタイプ向け合成可能なトランザクタ、ポストシリコン検証、SystemCのトランザクション・レベル・モデル(TLM)とサイクル精度モデルの一連のポートフォリオの提供を開始しました。IPと、マスタのデザインIPもリリースしました。v1.1インタフェースは、モバイル、オートモーティブ、高性能コンピューティングといった広範囲なデザインに対してメリットをもたらすアップデートです。v1.1は、新しいアプリケーションと幅広いユースケースの実現を約束します。当社のIPポートフォリオはこれらの機能をサポートしており、設計と検証の両方の課題を満たすことで、市場投入までの時間を短縮します。高く、相互運用が容易です。SystemVerilogやSystemCといったHVL(ハードウェア検証言語)に対応しているため、標準インタフェースにおいて容易に再利用可能です。使い方やデバッグ方法はとてもシンプルです。各コンポーネントには、高度なコマンド、コンフィグレーション、およびステータス情報のためのインタフェースが付属されています。各IPは、特定のニーズに合わせてカスタマイズすることも可能です。v1.1は、拡張可能で、中程度の速度を実現し、ペリフェラルとアプリケーション・プロセッサを接続するためのユーティリティと制御バスを提供し、効率的な統合および費用対効果の改善を実現します。I3Cではメカ、モーション、バイオメトリック、環境及びあらゆるタイプのセンサーを統合します。データシートまたは詳細情報、デモンストレーションのご要望、価格のご相談等ございましたら、下記までお気兼ねなくご連絡ください。ネクストリーム営業部:nextream_sales@nextream-local-site-2022-jan.localSmartDVについてデザインIPと検証IPにおいて豊富な実績と高い信頼性をもつSmartDVTMテクノロジは、250名を超えるASIC、SoC向け設計・検証エンジニアによる、最高の顧客サービスを提供しています。CPU検証向けに、高品質な標準プロトコル準拠のデザイン/検証IPを提供しています。これらのデザイン/検証IPは、顧客のデザイン向けに迅速にカスタマイズ可能です。豊富な実績と高い信頼性をもつデザイン/検証IPはネットワーク、ストレージ、自動車、バス、MIPIおよびディスプレイチップ・プロジェクト等、グローバルなエレクトロニクス業界において数百件もの実績があります。SmartDVの本社所在地はインドのバンガロール、および米国カリフォルニア州サンノゼです。