N3Eプロセス・テクノロジで達成した複数の成果を発表した。これは、最先端プロセス・ノードを活用したチップのイノベーションを加速/継続するため同社と重ねてきた長年にわたる協業の成果である。N3Eプロセスでの認証を取得した。この設計フローとシノプシスが提供している多岐にわたるファウンデーションIPならびにインターフェイスIPポートフォリオが、顧客企業のシリコン達成までにかかる期間を短縮し、複数のテープアウトを実現した。今回の最先端プロセス・テクノロジでの協業は、クラウド上でのアナログ設計、AIベース設計、フィジカル検証にまで範囲を拡張している。Kochpatcharin氏は次のように語っている。「最先端の半導体イノベーションの実現に向けたシノプシス社との長年に渡る協業の成果は、先進のアプリケーション向けチップの開発にあたってますます複雑化している課題を解決します。Baliは次のように述べている。「今回の複数の成果は、当社とTSMC社がこれまでに達成してきた多くの協業成果の中でもとりわけ大きな成果です。当社は、TSMC社の最先端のプロセスを活用できるEDAソリューションならびにシリコン実証済みIPポートフォリオをご提供するために、多額の投資を続けてまいりました。設計者の皆様が、課せられた厳格な設計目標を達成し開発リスクを最小限に抑えるためです」TSMC社のN3Eプロセスは、高性能コンピューティング、AI、モバイル機器といった高度な処理性能が求められるシステムの要件を満たすチップを可能にするため、同社の3nmプロセス・テクノロジ・ファミリーを消費電力/性能/歩留まりの点で強化した最新テクノロジである。Compilerでの協業の結果、複数のN3Eテスト・ケースで、より優れたPPAならびにより短期間での設計終了を実証した。この最先端プロセス認証済みの設計フローとIPポートフォリオの他にも、シノプシスは、クラウド上でのフィジカル検証の実現に向けてTSMC社と緊密な協業を実施した。Validatorを用いたN3Eプロセスのフィジカル検証ソリューションである。これにより、必要となるCPUリソースをクラウド上で無制限に活用することによって、より高速なフィジカル検証を何度も試行することが可能となる。N3Eプロセスにシームレスンに移行できるよう支援していく。N3Eプロセス認証済みのシノプシス・ソリューションの詳細は下記より入手可能。Software)をカバーするソリューションを提供している。500カンパニーである。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、よりセキュアでハイ・クオリティなコードを開発しているソフトウェア開発者に、革新的製品の開発に欠かせないソリューションを提供している。詳細情報は、https://www.synopsys.com/ja-jpより入手可能。Inc.の登録商標または商標です。その他の商標や登録商標は、それぞれの所有者の知的財産です。ReservedFollow。