確保しつつ、製品のターンアラウンドタイムを短縮することが求められています。損なうことなく、スタンダードセル・レイアウトの開発サイクルタイムを短縮することにつながります。本ウェビナでは、スタンダードセル・ライブラリの作成と最適化のためのCelloプラットフォームを紹介します。Celloプラットフォームには、レイアウト最適化エンジン、スクリプトAPIを備えた組込みTclインタプリタ、分散ジョブのサポート、バックエンド・ビューのエクスポートなどが含まれています。回路図からのレイアウト作成に始まり、セルレイアウトの改善、マイグレーション、検証など、設計者の業務を効率化にすることができます。これらの機能は、従来のレイアウト開発フレームワークへ容易に統合可能であり、レイアウト・エンジニアはスタンダードセル・レイアウトをより迅速に設計することができます。Mishra氏が、STMicroelectronicsで実施した複数の技術に対するCelloの分析と経験を共有します。Celloをレイアウト開発の最初から最後まで使用することで、約40%の工数を削減できることがわかりました。Engineerです。半導体業界のスタンダードセル領域で5年の経験を持っています。STMicroelectronicsに入社して3年になります。STMicroelectronicsに入社する前は、NXPとMaximで働いていました。UniversityでVLSIの修士号を取得しています。Managerを務めています。University(現IIT-BHU)を卒業しました。標準セル開発チームに参加する前は、16年間STMicroelectronicsでSRAM開発に従事しました。高密度SRAM、低消費電力アプリケーション用の標準セル、プロセス・モニタリング構造を専門としています。時間とコストを削減しながら、効率と精度を向上させるソリューションを探している設計・検証エンジニアやマネージャ。