物理検証は、LSI設計において最もクリティカルなステージです。スケマティック(LVS)比較などを行います。独自のマルチCPUアーキテクチャにより、高いパフォーマンスとキャパシティ、複雑な形状の正確な処理、そして高速でインタラクティブな検証と直感的なデバッグにより優れた生産性を実現しています。SmartDRC/LVSのルール・デッキはシリコン・プルーブンで、ファウンドリの認証を受けています。SmartDRC/LVSは、シルバコのレイアウト・エディタExpertおよび回路図エディタGatewayに統合されています。これにより設計上の問題やデザイン・ルール違反をピンポイントで可視化し、迅速に解決することができます。SmartLVSでは、レイアウトからネットリストを抽出し、回路図とレイアウトを相互に比較する機能を提供します。LLCのCEO兼共同創業者です。Phase2の助成金を獲得したCEOです。