製造工程を増加することなく、回路基板に形成される薄膜素子等の抵抗値等の電気特性を測定すること。基板上に電気特性の異なる2つの薄膜層を同一形成装置で連続して積層形成した後、上層の薄膜層を所望パターン形状に除去し、残存する部分と下層の薄膜層との間で所望電気特性の薄膜体を形成して成る回路基板において、上層の薄膜層を所望パターン形状に形成した後、該所望パターン形状に形成するためのレジストを除去する前に、該レジストの一部を剥離して測定ヘッドを接触させ、上層の薄膜層と下層の薄膜層と間の電気特性を測定する。ReservedTOPBOTTOM。