4話】「TSV技術」とは先端半導体の技術の中でも微細化と並んで今後の半導体性能を大きく左右する、3次元実装技術。その構成技術であるTSV技術について解説します。via)技術とは、シリコン貫通電極の意味で、従来Cuワイヤーボンドにてチップを電気的に接続する代わりに、シリコンウェーハー内部に上下貫通する細い穴(ビア)をあけてその内側に金属を埋め込んで電極を作成し、マイクロバンプを通してシリコンチップを電気的かつ機械的に接続する技術です。TSVのメリットとしては、主に以下3つがあります。・処理速度の高速化:TSVを使用することで、ワイヤーボンドに比べてチップ間の距離を短縮することができます。これにより、高速で信号を伝送することができます。多端子化への対応も可能になります。・小型化/高密度化:TSVを使用することで、複数のチップを積層して1つのパッケージにすることができます。これにより、パッケージのサイズを小さくすることができます。ワイヤーボンドに比べて横に張り出すワイヤーがないので、面積を縮小できます。・低消費電力:TSVを使用することで、信号伝送距離を短縮することができます。これにより、配線抵抗が減少し、消費電力を低減することができます。memory)、シリコンインターポーザーなどで使用されています。将来的には異種チップを垂直に接続する3DICを実現する技術として期待されています。ワイヤーボンドとTSVの違いTSV製作工程の種類TSVのビア製作の種類は複数種類あり、現在ではビアミドルプロセスとビアラストプロセスが主流となっています。ビアミドルプロセスについては、BEOL*1と呼ばれる配線工程の途中でビア作成を行うプロセスで主に、作成のために前工程のウェーハプロセスを用いるため、ファンドリー*2などの前工程メーカーで行われているプロセスです。ビアラストプロセスはFEOL*3とBEOLの全ての配線を完了したウェーハに、サポートをつけてウェーハを薄化したあとにビアを作成するプロセスです。完成ウェーハに対して、薄化、ビア作成を行うため主にOSAT*4などの後工程の専業メーカで実施されているプロセスです。従来ワイヤーボンド技術に比べて、TSV技術とマイクロバンプ技術は比較的新しく、製造が複雑なため、製造コストが高い問題があります。製造コストでいうと、穴あけのためエッチングが必要でさらにSiとCuを絶縁するために絶縁膜の形成も必要となります。材料的なコストも高額になります。プロセス側の問題としては、熱膨張率の違いによる応力の問題があります。TSVはCu電極の穴を形成するために、Si基板をなるべく薄化するのが望ましく(例50um等)そのためチップ内部に残留応力がやすく、チップ内部の異なる層の熱膨張率が異なる場合、応力が集中し、チップの欠陥や割れが発生する可能性があります。技術的には量産されてからまだ歴史が短く、現在は使用されているデバイスが限られているため長期的な信頼性の問題もあります。TSVがチップ内部を貫通することにより、チップの電気的特性が影響を受けて、インダクタンスやキャパシタンスが増加することにより、信号の遅延や減衰が発生する可能性があります。TSVを作成するうえで使用する材料、プロセスが長期的には、絶縁層の劣化を引き起こし、チップの信頼性が低下する可能性があります。実現ためにはTSV技術を利用した3次元積層技術の重要性はますます高まるため、デバイスメーカー、材料メーカー、装置メーカーが共同で解決に向けて取り組んでいます。BEOLとは、「Back-end-of-line」の略語で、半導体製造工程の後半部分を指します。半導体の作成において、ウェハーに各種の回路を形成した後、その上に半導体デバイスを外部接続するための配線や保護層を形成するための工程です。ファンドリー:ファンドリーとは半導体の製造に特化したサービスを提供する企業のことを指します。自社で半導体製造設備をもたないファブレス企業の設計図面に基づいて半導体回路の製造を行います。FEOL:FEOLとは、「Front-end-of-line」の略語で、半導体の製造工程の前半部分を指します。実際の半導体トランジスターを形成する工程になります。Test)とは、半導体製品のアセンブリ(組み立て)やテストを受託するサービス企業のことを指します。前述のファンドリー企業がウェハーの製造を担当し、OSATがデバイスのアセンブリとテストを担当することが一般的です。