デジタル側は追跡してもソフトウエア処理で分からないため、74act175のラッチ以降を解析している。dacの肝心要になる。この概念図ではdaコンバータの電流源は74act175のラッチで、更にその源は+5vの電源になり、ここが音の原点だから最終的には何処で+5vが作られているか確認して、音の良い+5v電源を作る必要がある。dcsの言う低ノイズ低インピーダンスdac基準回路が画像の部分。bbのref01auの1pinにopamp回路の+15電源を入れる。温度保証された基準電圧+10が6pinから出力される。その基準+10vを3.3kΩの抵抗2本で分圧し+5vを生成する。lt1028の3pinに入力し6pinからトランジスタ2段でref5vを出力する。fpgaやラッチ等に供給されている。!daコンバータ専用の+5v電源を作っていた訳だ。その電源がopampの+15vとすれば、ofc純銅トロイダル電源トランスにofc純銅電解コンデンサで作られているからパーフェクトで、+5v音の良い電源問題も解決。5200となり520Ωの1%だけを使ってdaしているから、bit重み付けの無い同じ電流の加算となり、ランダマイザーが相当に複雑なbitパターンを作っているはず。ここの完全理解には時間は掛かるが、とりあえずのda電流出力取出しには差し支えないのでゆっくり解析する。da電流源の74act175のパッケージはsop16pinで振動力学上限界の構造?dip16pinが一番振動に強い。念のため74act175のラッチ出力を1khzサイン波出力時に無作為に採ってみた。bit位置でオンの時間が違いda動作は見て取れるが、正確なタイミングはデータ出力のbitの重なりがあって分からない。そこで74act175のランダマイザーラッチ出力で見ることにした。64倍のオーバーサンプリングの354nsecが正確に観測できた。デジタルの専門家でデジタルを見始めると、つい面白くなり夢中で調べたが閑話休題、ここからが本題のアナログ回路となる。正確な回路ではないが一応整理の為にLTspiceで描いた。しておけば部分的にシュミレータに掛けることもできる。重要なポイントのtds784d波形は以下に示す。正相da電流加算点以降の回路は逆相に同じで省略した。逆相ad電流加算点の波形は2.5vのオフセットが付いている。tp12のサイン波出力画像。ここは2v弱のオフセットが付いている。ofc純銅トロイダル差動トランスは直流は伝送できないから好都合で、オフセット付きda出力電流であっても交流成分のみ伝送する。上記回路図からは差動トランスへ接続すべきポイントが漠然と分かるが確証は持てない。次の段階でパターンを切断して抵抗を挿入し、実際のda電流を測定してみたい。バックナンバー2020年2月2020年1月2019年12月2019年11月2019年10月2019年9月2019年8月2019年7月2019年6月2019年5月RSSを表示する@niftyが提供する無料ブログはココログ!。