FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。UCFの書き方2今度は、タイミング制約だ。基本的な制約は、動作周波数である。制約エディタ(ISE7.1i)でやると一番簡単だ。制約エディタの最初の画面に、クロックはリストされている。右側のPeriodの欄をダブルクリックすると、クロック制約を設定するダイアログが開く。Timeの欄に入力することになる。予定動作周波数の周期をTimeに入力する。この場合は50MHzの予定なので、周期は20nsなので、20と入力。HIGHはディフォルトの50でOK。テキストエディタで見ると制約はこうなる。%;今度はセットアップ時間の設定。制約エディタでPortsタブをクリックすると、ポート(入出力ピン)の設定が出来る。当たり前だが入力ポートのみセットアップ時間を設定できる。Setup欄をダブルクリック。Setupのダイアログが開く。Requirementの欄にセットアップ時間を入力(20ns)。Netで関連するクロックを選択。この場合はclkのみ。テキストエディタで見るとこうなる。;ちなみにベクタの括弧が<>になっている。UCFの書き方1では、()だったが、これは論理合成ツールによって異なっている。Pro、<>はXST(ISEのディフォルト)。XSTは括弧をプロパティから変更可能。この後、ベクタに同じセットアップ時間を設定する場合には、テキストエディタで、<*>に変更する。;今度は、クロックからの出力時間を設定する。Padをダブルクリック。Padのダイアログが開く。OFFSETの欄にクロックからの出力時間を設定(20ns)。後は、セットアップ時間と同様。テキストエディタで見るとこうなる。;これで、タイミング制約の基礎はOK。URLhttps://marsee101.blog.fc2.com/tb.php/26-4bfd7444この記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。