FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。SDRAMコントローラのバグフィックス”でたっくさんの書かれたテストベンチでバグをフィックスすることができた。書かれたテストベンチは書き込むデータがランダムパターンなので、バーストアクセスはできない。SDRAMコントローラは1つのバンクのみアクティベートするので、バンクが異なっているとプリチャージしてバンク・アクティブコマンドを再入力するようになっている。実際のパターンとしては、バースト・アクセス(キャッシュ・フィル、キャッシュ書き出し)が多いと思うので、テストベンチをバースト・アクセスに対応するように書き換えてみた。具体的にはすべてランダムアドレスを入れる代わりに、burst_write_randomやburst_read_random中ではアドレスを+2するようにした。これでバーストになる。アドレスを+2かというと1クロックで2データ出てしまうので、+1にするとアドレスが重なってしまうからだ。下にシミュレーション結果波形を示す。これでデフォルトのディスク容量までやったがエラーはなかった。これでは、かなり無駄というか、アクセスが遅い。これはリードデータをチェックしている間はライトを発行しないからだ。input_data)でライトコマンドを発行する必要がある。今度はこれをやってみようと思う。上の図でピンクの丸で囲った部分を矢印くらいの位置に持って来たい。コメント:0プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。