overlayに組み込むFPGAzynqPYNQはじめに前回PYNQのOverlayまでつくることができました。いろいろなハードウェア回路を作って、ソフトからアクセスするには、これらの回路にAXIインターフェースをつけて、カスタムIPとして登録しなければなりません。PYNQ-Z1でカスタムIP作成してLEDチカをなぞって、試してみました。VHDL派ですので、ちょっとだけ変えましたが。PYNQのOverlayを作ってみたのZynqのピンの接続までは同じです。開発言語をverilogからVHDLに変更わたしは、VHDLの方がなれているので、デフォルトの開発言語をverilogからVHDLに変えます。Xilinx編など参考にしました。カスタムIPのプロジェクトができるカスタムIPプロジェクトで回路を作成AXIインターフェスを記述する回路(IP名v1_0_S00_AXI.vhd)とそのラッパー回路(IP名v1_0.vhd)を書き換える。このIPは基盤上の次のLEDとボタンと接続する。出力はled[3:0],rgbled4[2:0],rgbled5[2:0]入力はbtn[3:0]32ビットレジスタへの割りつけはレジスタ0(アドレス0)下位4ビット出力にLEDレジスタ1(アドレス4)下位3ビット出力にLED4レジスタ2(アドレス8)下位3ビット出力にLED5レジスタ0(アドレス0)19から16ビット入力にbtnとします。LEDの記述を簡単にするためRGBをstd_logic_vector形式に変更する。rgbled4[2]のように、R,G,Bの信号3本をまとめて、配列にしrgbled4[2],rgbled4[1],rgbled4[0]のようにリネームする。ビットストリームを作成(略)tcl,hwh,ビットストリームをコピーtcl,hwhはプロジェクト名.src/source_1/bd/デザイン名/hw_handoff/の中にあります。Packagerから行います。これには、次の手順を踏む必要があります。upLoginユーザーは見つかりませんでした。