RYS671,RYSn672等来控制。NMOS晶体管631导通。NMOS晶体管643上拉,或者通过被选中的NMOS晶体管631从结点691“反向”充电,并向被选中的位线RBL615充电。640的输入结点691。DOUT651的输出。640的基本操作单元。691相连,其源极连接到地。如果从RAM单元621输入的数据是“1”,则不发生状态变化,并且DOUT651保持为“1”。651的电位拉向“0”。651到0,完成读操作。NMOS晶体管631向被选中的读位线RBL651“反向”预充电。(VDD-Vtn)或预充电到VDD。640和主预充电NMOS晶体管643。1-(1/16)=94%。MUX的NMOS晶体管631被读出放大器640的主预充电NMOS晶体管634间歇预充电。RAM单元的内容由“1”转为“0”。RAM数据出错,以及RAM内部的软错误。RAM单元621的下拉NMOS晶体管623使RBL615放电。RAM预充电功率的1/20。相似地,预充电NMOS晶体管614和NMOS晶体管613一样大。1-(1/16+1/20)=89%。NMOS晶体管631导通,使得主预充电NMOS晶体管643将选中的RBL615预充电。下面将参考该图,并结合图10A-10G详细描述读操作。在时钟周期1的上升沿之前(如图10A),ADD输入672以add1的形式被接收(图10B)。地址ADD输入672由行译码器660和列译码器680译码为dec1,如图10C所示。(Read-Word-Line)信号RWL661,如图10F中的w1。同样,在时钟周期1的第二个半周内,PCH611将变为高电位(如图10D中的p1所示),触发位线预充电NMOS晶体管643。(电流方向如图7中的参考编号100所示)。6,7,以及10A-10G所描述的那样。步骤820进行RAM存储单元的构成。