防止危险的RAM数据出错。circuit.图1显示了传统的RAM100。这里为了方便解释,RAM100具有7位地址输入以及6位数据字宽度(即,每一地址单元内有6位数据)。因此,在核心存储器阵列120中位单元的总数为6×27=6×128=768,并且它被排列成为16行,48列。每行被分割成8个数据字。amp”)和写缓冲器140,以及数据I/O寄存器150。同时,每行中的所有各个RAM单元共用同一字线WL161。RAM单元,或从每一RAM单元接收数据。