然后它驱动数据I/O150产生DOUT[5∶0]151。在RAM100中包含预充电装置140。specified.图2A说明了一个典型的MOS静态RAM单元221,存储器核心阵列120可以容纳该单元。BLH215和BLL216上。NMOS晶体管225和226的栅极与字线WL261相连。1”(高逻辑电位)的能力比驱动“0”的能力相对更弱。SRAM已经有了改进。VDD的NMOS上拉晶体管213和214、用于迫使位线BLL216和BLH215到达预先确定的“1”,来解决RAM单元弱“1”的问题,并加速RAM的读操作。0”的能力,连同预充电晶体管213,214将位线预充电到“1”的速度来确定。并有助于将整个RAM的尺寸减到最小。215,216驱动到高电位。在如图3A所示的时钟波形中,在时钟周期1的上升沿之前,所需的源地址(ADD输入172)作为add1被锁存(图3B)。WL161和被选中的列YS171。d1传送到输出端DOUT151,如图3F所示。如Suh等人的美国专利第5,349,560号所公开的。424(非写启动)来控制的。与非门412的输出经线路411出现在充电装置413和414的栅极上。