640,该放大器包括与列MUX630的输出结点691连接的位线预充电NMOS晶体管643。PCH611来控制或切换。NMOS613的漏极与RBL615相连,源极与VDD电源相连,并且其栅极与PCH611相连。NMOS614的漏极连接到WBL616,其源极连接到VDD电源,并且其栅极连接到PCH611。RBL615通过列MUX630中的旁路晶体管631将读数据输出从RAM单元621送到读出放大器640。当借助于列MUX630选择路由时,WBL616将从写缓冲器140(见图1)输入的写数据送到RAM单元621中。多个RAM列622可以与同一列MUX630和读出放大器640联接。因此,RAM单元621成为带有存储结点617和存储结点618的锁存器件,用来存储RAM单元数据。data.NOMS旁路晶体管625作为RAM单元621的读端口。617传送到RBL615。当读出“0”时,NMOS下拉晶体管623将读位线RBL615放电。RBL615.与其相似,NMOS旁路晶体管626作为RAM单元621的写端口。