1の半クロック遅れてP1、反転P1に出力される。11、P2...Pnへとシフトされることになる。Pn.【0067】続いて本実施例の光電変換装置の動作を図2のタイミングチャートを用いて詳しく説明する。nmに電荷が蓄積される。1mはマルチプレクサ10に入力する。1mの時系列的情報として読出される。2mが導通状態に駆動される。thirdブロック以降の転送用トランジスタは非導通状態である。2時間内に時系列信号として変換される。n内に時系列的に出力された。=N/T必要とするが、本実施例の装置ではf=n/Tで可能で、1/mの遅いスピードでも対応可能となる。INパルス目で、次のラインの読出しが始まる。begins.【0074】次に本実施例のデバイス構造について述べる。embodiment.【0075】光電変換要素PEは光受容体層の両面にオーミックな接合を持つ電極により構成される、いわゆるオーミックセンサーが好適とされ、転送用トランジスタ、及びシフトレジスタを構成するトランジスタはすべて薄膜トランジスタで形成される。particular,a−Si:Hが最適である。族Aの元素を不純物としてドーピングする事によってn型或いはp型にすることが出来ることの利点とともに、低温でかつ基板材質によって制限をつけない自由度の高い材料としての特徴があるからである。転送用トランジスタ及びシフトレジスタを構成する薄膜トランジスタも同じ材料及びプロセスで形成される。layer,光情報の入射によって生ずるホトキャリアの拡散の度合により決定されるが通常4000Å〜2μm、好適には6000Å〜1.5μmとされるのが望ましい。4000Å〜1μmが好適とされる。薄膜トランジスタが形成される基板は、例えば基板側より光電変換要素の受光面に光情報が入射される場合には、透光性の材質のものが採用されるが、基板とは反対面上に形成された光電変換要素側よりその受光面に光情報が入射される場合には、このような制限は除くことが出来る。諸薬品に対しての耐性に優れたものであれば通常市販されている或いは入手し得るものの多くが挙げられる。like.その様な基板形成材料としては、具体的には例えば、ガラス、7059番ガラス(コーニング社製)、マグネシア、ペリリア、スピネル、酸化イットリュウム等の透光性材料、アルミニウムモリブデン、特殊ステンレス鋼(JIS規格SuS)タンタル等の非透光性金属材料が挙げられる。like.【0080】そして、マルチプレクサ10は単結晶シリコンからなる外付の半導体集積回路により構成する。silicon.【0081】本実施例によれば、比較的遅い走査速度で十分に動作するブロック間の走査を非単結晶トランジスタからなるシフトレジスタで走査し、比較的速い走査速度が望まれる1ブロック内の走査を単結晶トランジスタからなる選択回路としてのマルチプレクサで走査することにより、全ての回路を単結晶トランジスタで構成した場合と同等の性能を奏し得る。従って、性能を落とすことなく回路の製造が容易且つ低コストなものとなる。)をコンデンサの符号で表わされる液晶素子で置換すれば液晶装置となり、LEDで置換すればLEDアレイとなる。described.【0084】図3、図4はその作製工程を示す。101はセンサー部、102はコンデンサー部、103はスイッチ、シフトレジスタのTFT部、104は配線部を示す。+層109を1000ÅプラズマCVD法により、順次堆積する(図3の工程(B))。200°C程度とする。+層は、受光面及び上部Alの画素電極とa−Siのi層との間にオーミックな接合をとるために設けられる。111,112、113、114となるアルミニウムを1μmの厚みにスパッタリング法で堆積後、ソース、ドレイン電極のパターニング用の感光性レジスト(感光性樹脂)を塗布し、次に、感光性レジストを所望のパターンにパターニング後、感光性レジストをマスクとしてソース、ドレイン電極をウエットエッチングにより形成する(図3の工程(c))。+層109をエッチングした後にレジストを剥離する(図3の工程(D))。107で電気的に分離されたゲート電極層及びソース、ドレイン電極層の2層の配線パターンにより接続される。これら2層間の接続は絶縁層の穴115によりスルーホールで接続される。layer.【0090】次に、所望のパターンに感光性レジストをパターニング後、不要部分116の各層をRIEによって除去し、素子分離を行う(図3の工程(D))。(D)).【0091】更に、図3の工程(D)で形成された薄膜半導体の表面に窒化シリコン膜の保護層117をプラズマCVD法により形成する(図4の工程(E))。C.D法により堆積されると好ましい。Aを200°Cとして1時間の熱処理を行う。104からなる原稿読取装置が得られる(図4の工程(F))。(F)).【0094】スイッチ用トランジスタ及びシフトレジスタ用トランジスタはTFT部103と同じ基本構造をもっている。103.【0095】図5にこの光電変換装置を用いて原稿読取りを行う情報処理装置の実施例を模式的に示す。portion1に入射する。102,その電荷はTFT部と同じ構造のトランジスタで構成されるシフトレジスタからの信号によって駆動されるスイッチ用トランジスタのTFT部103によって転送される。主走査方向の信号をシフトレジスタ駆動でブロック単位で全画素分読出すとともに、ローラ130によって原稿120が副走査方向に送られるに従って原稿全体の画素信号を読出す。図4の工程(F)にも示したように読出しの配線部はシフトレジスタのブロック駆動に対応して1ブロック内の複数ビットがブロック間共通ラインで読出せるように2層電極を用いたマトリクス配線構造となっている。structure.【0096】図6は電子回路装置としてのファクシミリの制御系ブロック図である。device.【0097】操作者が原稿321をセットすると搬送ローラー319,320により原稿がセンサ318の読み取り位置に配される。操作板317に入力された信号は操作板制御回路307を介してCPU308に入力され、CPUは転送制御回路305に発信動作を行う命令を出力する。3021に接続されて情報の伝送が行われる。out.【0098】一方、外部から伝送されてきた情報は印刷制御回路311により制御されたインクジェトヘッド又はサーマルヘッド312により記録媒体315に印刷がなされる。ここで313は給送ローラー、314は記録媒体を印刷位置に保持するローラーである。装置の電力は電源310より各回路に供給される。以下に述べる回路は前述したシフトレジスタ等に採用される。図7は実施例にかかるバッファ回路であり、図23と同様の構成をとる部分については同一符号を付している。従来例と同様に接続され、端子Cには同様に同期パルスが印加される。A,第2の電極はアースに、ゲート電極は、リセット端子R'にそれぞれ接続する。'.【0103】本回路の動作を図8のタイミングチャートを参照して説明する。Pチャネルについても電圧の極性を逆にすれば全く同様に説明できる。おいて、入力端子Dは"0"、リセット端子R,R'は"0"、出力端子Qは"0"、同期パルスの端子Cは"0"、さらにノードAも"0"であるとする。Aに接続された容量Ca、Cbが充電され、ノードCの電位が上昇する。OFF状態となるが、ノードAの電位は"1"に保持される。ON状態となり、出力端子Qは"1"になる。保持していた値より、容量Cbによるブートストラップ効果により、同期パルスが重畳されるために、さらに高い電位となり、ノードAを電源電圧以上に持ち上げることが可能である。しきい値電圧に関係なく同期パルスの電圧に等しい高い電圧を得ることができる。t3の時とは逆方向にON状態となり、出力端子Qから端子Cに向かって電流が流れ、出力端子Qを"0"に引き下げるリセット動作を行う。ON状態となり、ノードAの電位をアース電位の"0"までリセットする。ON状態にはならず、入力端子Dが"1"になった時にのみ動作するバッファ回路として機能する。リーク電流や外部ノイズに影響され易くなる。図8においては、リーク電流により、ノードAの電位が上昇するようすを示している。おいて、リセット端子R'にリセット信号を印加する。ON状態となり、ノードAの電位を再びアース電位にリセットする。デューティに比べて低下し、MISTのしきい値電圧のシフト量も低下する。このため、十分にリセットができなくなって、誤動作が生じるまでの動作時間も長くすることができる。このように、信頼性の高い回路を、従来の回路を大幅に変更することなく提供することができる。リーク電流の大きさや外部ノイズの大きさ、頻度等)と、リセット用MISTのON動作におけるしきい値電圧のシフト量の関係より、適宜複数個設ければよい。図9に、上述のバッファ回路を基本回路とし、基本回路の出力端子を次段の基本回路の入力端子に縦続接続した走査パルス発生回路を示す。同図においては、破線でかこんだ部分が基本のバッファ回路であり、基本回路のリセット端子として端子R、R'、R"の3端子があるものを用い、縦続接続された初めの4段を示している。各リセット端子は1段後、2段後、3段後の出力端子に接続される。位相の異なる同期パルス、Dは入力パルス端子である。"~R4".【0113】図9の回路の動作を図10のタイミングチャートを参照して説明する。おいて、各端子は"0"であるものとする。おいて、入力端子Dに入力パルスが入力され、"1"に変化すると、1段目の基本回路は第1の実施例で説明した動作と同様に動作する。OFF状態となるが、ノードAの電位は"1"に保持される。A2が"1"に変化する。立ち下がるため、出力信号Q1をリセットする。リセットされることになる。