リセットされることになる。time,各基本回路はリセット端子R、R'、R"の3つの信号をもちいて、基本回路内のMISTにより順次リセットされる。MISTを複数個設ける簡易な構成で、MISTのしきい値電圧のシフトによる誤動作を防止できる。図10においては各段のリセット信号を1段後、2段後、3段後と連続的に入力しているが、これに限ることなく適宜後段から複数のリセット信号を入力すればよい。MISTSW1~SW4を駆動する回路を示す。a.【0121】100は前述の基本回路となるバッファ部であり、内部の構成は図9と同じである。circuit,Dは入力パルス端子、Bは電源端子である。読出し用MISTのゲート電極と、前段のバッファ回路のリセット端子にそれぞれ接続される。第2の電極は、それぞれ共通信号線10に接続される。共通信号線10は読出し用MISTにより読みだされる信号を検出する信号検出器11に接続される。第2の電極は、それぞれ電源線12に共通に接続される。connected.【0124】このように構成された光電変換装置のパルス発生回路部の動作は、先に図10に示したタイミングチャートと全く同様に行われる。置き換えた動作となるため、ここでは詳しい説明は省略し、動作のタイミングチャートを図12に示す。このときバッファ回路のリセット動作も3回にわけて行われるため、バッファ回路が誤動作しにくくなるのは言うまでもない。信号電荷を共通信号線10を介して、信号検出器11に読み出すことができる。"1"になるかは、ノードAの電位が"0"か"1"により決定される。このため、誤動作の防止は、図7に示したようにノードAの電位を確実にリセットしておくことでほぼ達成されるが、さらに動作を確実なものにするため、出力端子Qもリセットすることが望ましい。追加した本発明の他の実施例である。ゲート電極が接続されているリセット端子RおよびR'にそれぞれ共通に接続されている。ON状態となり、出力端子Qをリセットする。より、"0"にリセットされていることになり、非常に安定な動作が行えるようになる。allow.【0129】出力端子Qのリセット用MISTを複数設け、タイミングの異なるリセット信号を用いてリセットを行うため、リセット用MISTのONのデューティを低下させることができ、信頼性が向上するのは、前述の通りである。of.【0130】また、図13のように出力端子Qにもリセット用MISTを接続した構成のバッファ回路を基本回路として、図9および図11に示す走査パルス発生回路およびその出力の増幅用バッファを構成できるのは言うまでもない。以上の本実施例の説明は、基本回路の第1のMISTの第1の電極を電源に接続しているが、電源ではなく入力端子Dに接続し、ゲート電極と共通の信号を入力する接続形式にしても全く同様に動作する。図14は実施例にかかるバッファ回路であり、図23と同様の構成をとる部分については同一符号を付している。C1′には図23の端子Cと同様に同期パルスが印加される。第1の電極に接続される。このノードを便宜上ノードHGと称することにする。第2の電極はアースに接続される。ゲート電極はリセット端子Rに接続する。MISTTr8のゲート電極は、出力端子Qに接続される。secondの電極に印加されるのと同じ同期パルスが印加される。as.【0132】本回路の動作を図15のタイミングチャートを参照して説明する。example,Pチャネルについても電圧の極性を逆にすれば全く同様に説明できる。C1′およびノードHGは"1"であるとする。"0"にリセットされている。"0"から"1"へ変化する。同時に、入力端子Dが"1"に変化する。通して放電が行われ確実に"0"にリセットされる。stateはフローティング状態になる。"1",フローティングになっているノードAは端子Bに接続されている電源により充電され"1"となる。"1"から"0"へ変化する。保持していた値より、容量Cbによるブートストラップ効果により、同期パルスが重畳されるために、さらに高い電位となり、ノードAを電源電圧以上に持ち上げることが可能である。しきい値電圧に関係なく同期パルスの電圧に等しい高い電圧を得ることができる。OFF状態となっても、ノードHGは"0"を保持する。OFF状態となってもノードAの電位は"1"に保持することができる。0"から"1"へ変化する。向かって電流が流れ、出力端子Qを"0"に引き下げるリセット動作を行う。ON状態になり、ノードAをさらに確実に"0"にリセットすることができる。"1"から"0"へ変化する。′が"0"から"1"に立ち上がるため、この立ち上がりが容量CBを介してノードHGを電源電圧よりさらに高い"1"の状態にする。"1"になった時にのみ動作するバッファ回路として機能する。よりリセット動作させることができる。印加するゲート電圧より容易に高くでき、MISTのしきい値電圧のシフトがあった場合でも確実にリセットすることができる。このため、十分にリセットができなくなって、誤動作が生じるまでの動作時間も長くすることができる。このように本発明により、信頼性の高い回路をひとつの電源電圧で提供することができる。"0"、"1"にリセットすることができるため、入力信号Dが入力されないタイミングで適宜入力することで補助的なリセット動作を行うことができる。働きは従来例の場合と全く同様であり、一般的には図15に示すように出力端子Qが立ち下がるタイミングで入力して、出力端子Qをリセットする手助けをする。Q.【0140】図14における(b)は同図中の回路(a)を基本回路としてシンボル化した図を示す。図16に、上述のバッファ回路を基本回路とし、基本回路の出力端子は次段の基本回路の入力端子に継続接続した走査パルス発生回路を示す。100は図14(b)に示したシンボルを示し、継続接続された初めの4段を示している。1段後の出力端子に接続される。位相の異なる同期パルス、Dは入力パルス端子である。R4.【0141】図16の回路の動作を図17のタイミングチャートを参照して説明する。各段のノードHGは"1"であるとする。ON状態にあるため各段のノードAは"0"にリセットされている。おいて、入力端子Dに入力パルスが入力され、"1"に変化すると、1段目の基本回路は第1の実施例の動作と同様に動作する。