DSD/I2SインターフェースDSD信号を当方DACに接続する場合、信号源としてはSACDPとDDCがありますが、DSDインターフェースはS/PDIFの様な標準規格がありませんので送り側に合わせてDAC側が対応しなければなりません。DSDに必要な信号はI2Sと同じ信号数が3〜4系統ですので共用可能です。BCKはdataのタイミングクロックです。mclkはBCKの整数倍周波数のマスタークロックです、必須信号ではありませんが、当方DACはmclkを使用してジッター抑圧していますので必須信号です。これを組み合わせBCKとmclkは同一線とするのが一般的ですが、DSD_LdataとI2S_LRCK、DSD_RdataとI2S_LRCKの組み合わせが2種存在しています。mclkの周波数も11.2896/12.288MHz、16.9344/18.432MHz、22.5792/24.576MHz、90.3168/98.304MHzがあるようです。これらに対応するため、今までは組み合わせに応じてFPGAを変更していました。最新のFPGAではDSDとI2S判定を含め、上記信号も自動検出、切り替えするようにしましたので、DSD時のLdata、Rdataを正しく配線、設定すればI2Sとの組み合わせは考慮する必要が無くなりました。基板のDSD/I2S入力はisolator付き2系統、S/PDIFは同軸×2、光×2となりす。真空管の時代から、そして測定器、オーディオ、ビデオ機器の設計製造メーカー各社でも設計してきました。現在は個人事業として、主にアナログ信号をFPGA等を用いた設計を行っています。デジタル信号も基本はアナログと言う考えで設計します。