"1"に確実にリセットする。よりリセット動作させることができる。印加するゲート電圧より容易に高くでき、MISTのしきい値電圧のシフトがあった場合でも確実にリセットすることができる。このため、十分にリセットができなくなって、誤動作が生じるまでの動作時間も長くすることができる。invention,信頼性の高い回路をひとつの電源電圧で提供することができる。voltage.【0149】なお、図16においては各段のリセット信号Rを1段後の出力信号を入力しているが、これに限ることなく適宜後段からリセット信号を入力すればよい。W4.【0150】100は前述の基本回路となるバッファ部であり、内部の構成は図14と同じである。circuit,Dは入力パルス端子、Bは電源端子である。読出し用MISTのゲート電極と、前段のバッファ回路のリセット端子にそれぞれ接続される。第2の電極は、それぞれ共通信号線10に接続される。IST1に接続される。第2の電極は、それぞれ電源線12に共通に接続される。connected.【0154】このように構成された光電変換装置のパルス発生回路部の動作は、先に図17に示したタイミングチャートと全く同様に行われる。置き換えた動作となるため、ここでは詳しい説明は省略し、動作のタイミングチャートを図19に示す。19.【0155】このとき各バッファ回路のノードHGには電源電圧より高い電圧が印加され、MISTのしきい値電圧のシフトがあった場合でも確実にリセットすることができる。このため、十分にリセットができなくなって、誤動作が生じるまでの動作時間も長くすることができる。11に読み出すことができる。"1"になるかは、ノードAの電位が"0"か"1"により決定される。このため、誤動作の防止は、図14に示したようにノードAの電位を確実にリセットしておくことでほぼ達成されるが、さらに動作を確実なものにするため、出力端子Qもリセットすることが望ましい。desirable.【0156】図20は図14の実施例にかかるバッファ回路の信頼性をさらに高めるため、出力端子Qにも、リセット用MISTTr9およびTr10を追加した本発明の他の実施例である。Rに、MISTTr10のゲート電極はノードHGにそれぞれ接続されている。ON状態となりノードAをリセットするとき、同時にMISTTr9がON状態となり出力端子Qをリセットする。ONすることになり、出力端子Qを確実にリセットする。appliedTTr10によりリセットされることになり、非常に安定な動作が行えるようになる。operation.【0159】MISTのしきい値電圧のシフトがあった場合でも確実にリセットすることができ、十分にリセットができなくなって、誤動作が生じるまでの動作時間も長くすることができるのは前述の通りである。is.【0160】また、図20のように出力端子Qにもリセット用MISTTr9、Tr10を接続した構成のバッファ回路を基本回路として、図16および図18に示す走査パルス発生回路およびその出力の増幅用バッファを構成できるのは言うまでもない。course.【0161】また、以上の本実施例の説明は、基本回路の第1のMISTの第1の電極を電源に接続しているが、電源ではなく入力端子Dに接続し、ゲート電極と共通の信号を入力する接続形式にしても全く同様に動作する。block,この制御線を走査するシフトレジスタを薄膜トランジスタで構成するとともに、各ブロックからのm個の入力又は出力をm個の共通出力線から時系列的に出力するための選択回路を単結晶の活性領域を有するトランジスタで構成することにより、実質的な走査速度を遅くすることなく低価格の電子回路装置を提供できる。resettingのデューティを、従来例に比べて低下させることができ、トランジスタのしきい値電圧のシフト量を低下させることができる。このため、十分にリセットができなくなって、誤動作が生じるまでの動作時間を長くすることができ、信頼性の高い回路を、従来の回路構成を大幅に変更することなく提供することが可能となる。DRAWINGS【図1】本発明の一実施例による光電変換装置の回路図である。invention.【図2】本発明の一実施例による光電変換装置の駆動方法を説明する為のタイミングチャートである。invention.【図3】本発明の一実施例による光電変換装置の製造方法の前半の工程を説明する為の模式図である。invention.【図4】本発明の一実施例による光電変換装置の製造方法の後半の工程を説明する為の模式図である。FIG.【図5】本発明の一実施例による光電変換装置を情報処理装置に搭載した様子を示す模式図である。invention.【図6】本発明の電子回路装置の一例を説明する為のブロック図である。invention.【図7】本発明の実施例におけるバッファ回路を示す回路図である。invention.【図8】図7に示す回路の動作を示すタイミングチャートである。FIG.【図9】本発明の実施例2における走査パルス発生回路を示す回路図である。invention.【図10】図9に示す回路の動作を示すタイミングチャートである。FIG.【図11】本発明の実施例3における走査パルス発生回路を用いた光電変換素子の駆動回路を示す回路図である。invention.【図12】図11に示す回路の動作を示すタイミングチャートである。11.【図13】本発明の実施例4におけるバッファ回路を示す回路図である。invention.【図14】本発明の実施例5におけるバッファ回路を示す回路図である。invention.【図15】図14に示す回路の動作を示すタイミングチャートである。14.【図16】本発明の実施例6における走査パルス発生回路を示す回路図である。invention.【図17】図16に示す回路の動作を示すタイミングチャートである。16.【図18】本発明の実施例7における走査パルス発生回路を用いた光電変換素子の駆動回路を示す回路図である。invention.【図19】図18に示す回路の動作を示すタイミングチャートである。18.【図20】本発明の実施例8におけるバッファ回路を示す回路図である。invention.【図21】従来の光電変換装置の回路図である。device.【図22】従来の光電変換装置の駆動方法を説明する為のタイミングチャートである。device.【図23】従来のバッファ回路を示す回路図である。circuit.【図24】図23の従来のバッファ回路の動作を説明する為のタイミングチャートである。23.【図25】従来のバッファ回路を示す回路図である。circuit.【図26】図23の従来のバッファ回路の誤動作のようすを説明する為のタイミングチャートである。23.【図27】図23の従来のバッファ回路の動作を説明する為のタイミングチャートである。23.【図28】ゲート電圧印加時間としきい値電圧の変化を示すグラフである。voltage.【図29】薄膜トランジスタのゲート・ソース間電圧とソース・ドレイン間電流との関係を示すグラフである。secondのトランジスタの主電極を前記出力線とし、前記第2のトランジスタの前記ゲート電極には複数のリセット用トランジスタが接続され該複数のリセット用トランジスタのゲート電極には異なるリセットパルスが印加される構成のバッファ回路を含んでいることを特徴とする電子回路装置。circuit.【請求項2】前記選択回路はマルチプレクサを有することを特徴とする請求項1に記載の電子回路装置。該基板上に設けられていることを特徴とする請求項1に記載の電子回路装置。substrate.【請求項4】前記機能素子は光電変換素子であることを特徴とする請求項1に記載の電子回路装置。element.【請求項5】前記機能素子は液晶素子であることを特徴とする請求項1に記載の電子回路装置。