ディスプレイ装置や発光素子アレイ等の電子回路装置に関し、特に機能素子の多数を選択駆動する為のパルス信号を発生する電子回路及びその構造に関するものである。Recently,電子回路装置全体の小型化指向から、ファクシミリやデジタル複写機、レーザー記録装置等の光情報入力部、或いはその他の原稿に書かれた文字や像を読取る装置に適用される光電変換装置として再生される原画像のサイズに相等しいか若しくはそれに近いサイズの受光面を有し、且つ解像性に優れ、原画像を忠実に読取り得、然もコンパクトな所謂長尺化された受光面を有する光電変換装置の開発の進展が著しい。displayEDプリンタ等も大画面或いは長尺ながらもコンパクトな装置が望まれている。desired.【0004】而乍ら、上記の様な電子回路装置は、具備される信号処理回路部に大きな問題がある。光電変換部に較べて非常に大きなスペースを占め、光電変換部を長尺化することで光路長を非常に短くすることが出来ることにより生じた小型化の利点を生かし切れないという点である。possible.【0006】通常この問題点を解決するための一手段として光電変換部の画素(光電変換素子)群を複数個にブロック化して各ブロックをマトリクス配線し、1ブロック毎にこの信号処理回路を動作させる方式が取られる。taken.【0007】ここで、このマトリクス配線において問題となるのは光電変換素子と信号処理部を接続し外部に信号を取り出すために、ボンディング工程が必要であるが、光電変換素子と信号処理部を一体化しなければ、このボンディング工程が極端に多くなることである。4,461,956号、特開昭56−138969号)。この方法を図21を用いて説明する。21.【0009】図21は、上述した光電変換装置の等価回路を示す。(S11...S16...SN6)から構成される。of.【0010】受光面に入射された光情報は、光電変換要素PEの抵抗値を変調し、光電変換部の電源Vより蓄積コンデンサーCEに流れ込む電流を変化させる。蓄積コンデンサーCEに貯えられた電荷はN個の転送用トランジスタSWを、1つずつ順番に導通するようにスイッチングすることにより順次、出力端子OUTから放電される。入射された光情報は、転送用トランジスタSWの導通状態から次の導通状態になるまでの間に、蓄積コンデンサーCEに貯えられた電荷量として時系列的に出力端子OUTから取り出される。6個のトランジスタS11、S12、...S16から構成される。S16.【0012】図22にはシフトレジスタ、転送用トランジスタSWのタイミングチャートが示される。1がN個カウントされた後に、端子INに転送パルスが加えられる。φ1が2個カウントされる毎にSW1、SW2...SWNの順に、順次転送用トランジスタSWが導通状態に駆動される。transistors,及びシフトレジスタを構成するトランジスタはすべて薄膜トランジスタで形成される。(a−Si:H)やCdSe等が好適である。これは低温でかつ基板の自由度の高い材料としての特徴があるからである。transistor)及びシフトレジスタ用のTFT;Sを構成する半導体は共通の半導体であるCdSe,a−Si:H等であれば、同一のプロセスで形成でき、それぞれ近接して形成できる為、短い配線で設計できる等の利点がある。such.【0016】しかし、一般に知られているように、この様なアモルファス材料は電気特性が、単結晶や多結晶材料に比べて劣っており、特にトランジスタのスピードを決める電子/正孔の移動度が小さい。従って転送用スイッチとしては、割り当てられた転送時間内に信号を完全に転送できない問題があり、シフトレジスタにおいては高周波クロックに追随できず、必要な読出しスピードで各ビットの転送スイッチTFTを駆動できない不都合を生じることがある。theFTのL/W(チャンネル長と幅の比)を大きく設計すれば駆動能力は増す為、問題は回避可能である。5msecで読出す仕様に対しては現在のa−Si:Hは対応できないことがある。a-Si:Hの特性では各bitのTFTを約3μsecで時系列的に駆動するシフトレジスタを設計する事は不可能に近い。.mu.sec.【0017】この問題を解決する為に、シフトレジスタ用のTFTをa−Si:Hより移動度の高い多結晶シリコン(Poly−Si)を用いて構成した例が、特開昭59−185474号に開示されている。TFTプロセスとともに新たにa−Si:Hの光電変換素子を形成するプロセスが必要で、その結果工程増による歩留り低下とコストアップを招くという欠点がある。cost.【0019】一方、このようなシフトレジスタについて説明する。register.【0020】従来、シフトレジスタ等に用いられる選択駆動用のパルスを発生および増幅するバッファ回路としては、図23に示すようなブートストラップ効果を利用したバッファ回路が広く利用されている。型電界効果トランジスタ(以下MISTと略記する。第1の電極は出力端子Qに、第2の電極は同期パルス信号が入力される端子Cに、それぞれ接続される。第1の電極はノードAに、第2の電極は所定の基準電圧(ここではアース)に、ゲート電極は、リセット端子Rにそれぞれ接続される。出力端子Qには、駆動すべき負荷Lが接続される。ゲート電極と第2の電極の間で形成される容量Cbが存在する。that.【0022】以下、図23および図24のタイミングチャートを参照して、かかる従来の回路の動作を説明する。以下の説明は、NチャネルMISTを例に取り正論理を用いて行うが、Pチャネルについても電圧の極性を逆にすれば全く同様に説明できる。おいて、入力端子Dは"0"、リセット端子Rは"0"、出力端子Qは"0"、同期パルスの端子Cは"0"、さらにノードAも"0"であるとする。Aに接続された容量Ca、Cbが充電され、ノードAの電位が上昇する。OFF状態となるが、ノードAの電位は"1"に保持される。ON状態となり、出力端子Qは"1"になる。保持していた値より、容量Cbによるブートストラップ効果により、同期パルスが重畳されるために、さらに高い電位となり、ノードAを電源電圧以上に持ち上げることが可能である。しきい値電圧に関係なく同期パルスの電圧に等しい高い電圧を得ることができる。t3の時とは逆方向にON状態となり、出力端子Qから端子Cに向かって電流が流れ、出力端子Qを"0"に引き下げるリセット動作を行なう。ON状態となりノードAの電位をアース電位の"0"までリセットする。ON状態にはならず、入力端子Dが"1"になった時にのみ動作するバッファ回路として機能する。しきい値電圧のばらつきの影響を受けにくい、などの利点がある。above,多結晶もしくは非晶質半導体を用いた薄膜トランジスタの製造工程においても比較的容易に製作可能である。"1",ノードAの電位が"0"か"1"により決定される。リーク電流(オフ電流)や外部ノイズにより"1"になってしまうと、誤動作してしまうことになる。このため、ノードAを確実に"0"にリセットしておく必要がある。しきい値電圧を越え、かつ端子Cに同期パルスが入力されると、入力端子Dに入力がないにもかかわらず、出力端子Qが"1"になる誤動作のようすを示す。MISTTr3をON状態にすれば良い。MISTTr3状態で用い、入力端子に入力があるほんの短い時間だけOFF状態にすることになる。ONのデューティが非常に高くなる。high.【0033】MISTのようにゲート電極から絶縁膜を介して半導体に電界を加え、チャネルを形成するスイッチング素子においては、ON動作により、その絶縁膜と半導体膜の界面の欠陥にNチャネルの場合には電子がトラップされ、しきい値電圧が初期より高い電圧にシフトしてしまうという現象が生じる。このシフト量は一般には、かけるゲート電圧値とそのデューティに比例すると言われている。このようなしきい値電圧のシフトが生じ易く、しきい値電圧が高くなる。MISTTr3はON状態にできないという現象が生じ、ノードAを確実に"0"にリセットすることができなくなり誤動作の原因となる。MISTにおいては、このような膜の欠陥に起因するしきい値電圧のシフト現象はかなり改善されてきているが、素子サイズの微細化等に伴い問題を生じる場合もある。Also,結晶シリコン以外の多結晶シリコンや非晶質シリコン(以下a−Siと略す)等を用いた薄膜トランジスタ(以下TFTと略す)においては依然として重大な問題である。like.【0036】一例として、図28にa−Siを用いた薄膜トランジスタのゲート電極に+12Vのゲート電圧を印加する時間としきい値電圧のシフト量の関係を示す。8Vにシフトしている。同図の実線は初期の特性、破線は250時間後の特性を示す。VGS=12VでのON電流は初期と250時間後を比較すると、ひと桁以上低下する。して用いると、初期においては正常にリセット動作を行なうが、動作時間が経つにしたがって十分なリセット動作が行えなくなり、やがては誤動作を起こしてしまうことになる。.【0037】上記誤動作を防ぐために、しきい値電圧のシフトに見合うだけゲート電極に印加するゲート電圧を高くすることが考えられる。ゲート電圧を高く設定しておくとその値に比例してしきい値電圧のシフト量も増えることにはなるが、ゲート電圧としきい値電圧のシフト量が一次の比例関係にあるため、ゲート電圧を高く設定しておくほうが、ON電流を常に多く流すことが可能である。(3)式のようになる。ここで、VGSはゲート電圧、Kは比例定数、VTHはしきい値電圧、αはしきい値電圧のシフト量とゲート電圧との関係を表す比例定数である。(3)Sとして(4)式のようになる。今、n>1かつ0≦α≦1であるため、IDS'とIDS"を比較すると、常にIDS"が大きいことになる。ON電流を流すことができるようになり、誤動作防ぐことは可能となる。malfunction.【0042】しかしながら、回路に印加する電圧を高くするためには、他の周辺回路との整合性が悪くなったり、あるいは他の全ての周辺回路も高電圧に対応させる必要が生じるなど不具合が生じる。他の回路とは別の電源を準備することでも対応可能であるが、複数の電源を必要とすることになり、非常に使用しづらい回路となってしまう。[0043]【目的】本発明の目的は、従来よりも実質的な動作速度の速い電子回路装置を提供することにある。conventional.【0044】本発明の別の目的は、従来よりも誤動作の少ない電子回路装置を提供することにある。ランジスタの主電極を前記出力線とし、前記第2のトランジスタの前記ゲート電極には複数のリセット用トランジスタが接続され該複数のリセット用トランジスタのゲート電極には異なるリセットパルスが印加される構成のバッファ回路を含んでいることを特徴とする。circuit.【0046】上記本発明の電子回路装置によれば、実質的な走査速度を低下させることなく、長尺或いは大面積の電子回路装置を低コストで製造できるので、高性能且つ低価格の電子回路装置を提供できるとともに、リセット用のトランジスタを複数にし、それぞれ異なるタイミングでリセットパルスを印加することで、それぞれのトランジスタのON時間を短くし、しきい値電圧のシフトを小さくできる。transistor,ノードを確実にリセットすることが可能となる。これにより、長時間動作させても、誤動作の生じない信頼性の高いバッファ回路を含む電子回路装置を簡易な構成で供給することが可能となる。[0047]【好適な実施態様の詳細な説明】本発明に用いられる電子回路装置としては光情報を電気情報に変換する装置又は電気情報を光情報に変換する装置がまずは挙げられる。invention.【0048】前者の代表列がイメージセンサに代表される光センサーであり、後者の代表列が液晶表示装置に代表される液晶装置である。光電変換素子であり、具体的には光ダイオード、光トランジスタ、光サイリスタ等が挙げられる。like.【0050】一方、一対の電極間に挟持された液晶材料を含む液晶素子や発光ダイオード、電子放出素子であってもよい。device.【0051】一方、スイッチ素子としては、2つの主電極と該主電極間に流れる電流を制御する制御電極(ゲート電極)とを有する3端子素子が好ましく用いられる。used.具体的には電界効果型トランジスタやバイポーラトランジスタ等である。like.【0052】機能素子の動作をつかさどる活性領域は主として半導体材料で構成されるが、液晶素子の場合にはネマチック液晶やスメクチック液晶で主たる領域が構成される。etc.−V族化合物、II−VI族化合物等が用いられる。いずれであってもよいが、電子回路の大面積化や長尺化には薄膜を形成し易い非単結晶材料が望ましい。preferable.【0054】本発明の実施態様は非単結晶材料を活性領域として含むトランジスタにおける動作速度が、単結晶トランジスタにおけるものより遅い点に鑑みなされたものであり、回路構成を工夫することにより機能素子の走査速度を非単結晶トランジスタのシフトレジスタを用いた場合でも単結晶トランジスタのシフトレジスタ並みに速め、さらにシフトレジスタに用いられるバッファ回路の誤動作を妨げるものである。thereto,本発明の目的が達成されるものであれば、各構成要素の種々の変更又は組み合わせが可能である。図1は本発明の第1実施例の光電変換装置の等価回路である。S2...Sn)から構成される。of.【0057】受光面に入射された光情報は、各光電変換素子PEの抵抗を変調し、光電変換部の電源Vより蓄積コンデンサー各Cに流れ込む電流を変化させ、その結果各蓄積コンデンサーCには、それぞれ各画像情報に対応した電荷が蓄積される。1mはm個で1ブロックを構成し、nブロックで全受光素子アレイを構成している。n1を介して、共通線L1に接続されている。blockmとしてマルチプレクサ10に接続されている。1ビット分が同時にオン、オフ制御される。Pnに接続されている。elementが印加されており、転送用スイッチであるトランジスタの制御電極としてのゲートと、主電極としてのソース又はドレイン電極とによるマトリクス駆動回路を構成している。2及び転送パルスIN、反転INが入力される。1B.【0064】最初に図2のタイミングチャートを用いてシフトレジスタの動作を簡単に説明する。2からINのパルスを差し引いたパルスを入力する。T14はOFFのままである。