決まれば一意に決定される。HDLコードの全コードが載せてあるので参照のこと。ループの中で実行する行が無いのが原因でした。論理合成時にエラーが表示されました。以下の様に修正したらエラー無しでシミュレーションを行うことが出来ました。エラーの解説が不親切ですね。原因を指摘して欲しいです。)near_power2=near_power2*2;endendfunctionシミュレーション画面を下に示します。問題なく使えることがわかったので、積極的に使っていこうと思う。2014.2に変換したプロジェクトの論理シミュレーションでエラーが出てしまった。2014.1では問題なくシミュレーションができていたのだが、HDLソースも間違っていないようだし、どうしようか考え中だ。URLhttps://marsee101.blog.fc2.com/tb.php/2841-6f33d039この記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。