FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。ZedBoardにビットマップ・ディスプレイ・コントローラを追加する6(完成とは言えない)”ZedBoardにビットマップ・ディスプレイ・コントローラを追加する5(ChipScopeデバック)”の続き。あれからいろいろデバックをしてきたが、原因がよく分からなかった。channelのRead要求をみるために、85秒間のWaitを回路に挿入してみた。したところ、ビットマップ・ディスプレイ・コントローラが動作し始めた。様な信号があるかな?と思って探してみたのだが、見つからない。ARESETNがディアサートされてから、すぐ始めてはダメなのだと思う。どの位Waitすれば良いかは分からない?とりあえず、85秒Waitすれば動作することはわかった。・SDKのデバックモードではCソフトウェアの最初の行で停止している。・その時の画面の様子を下に示す。ランダムなデータの画面だ。・VGAの画面を全てクリアする予定のルーチンを実行した。・Atlysボードではうまく動いたと思ったのだが、ZedBoardのARMでは、途中だけクリアされていた。・VGA画面いっぱいにキャラクタを描画するルーチンを実行した。・画面いっぱいに字は書かれているようなのだが、おかしいのがわかる。・もう一度、画面にキャラクタを描画すると、状況が変わった。SDRAMのフレームバッファからReadしたデータは一定していると思われる。・ChipScopeの画面を示す。SDRAMから128バーストで読んでくる時のものだ。S_AXI_HP0はAXI3で16バーストしかバーストしないが、どうやらAXIインターコネクトで、その辺を吸収してくれているようだ。・前のWaveウインドウの前の部分を拡大するとこうなる。SDRAMからReadする。・XカーソルとOカーソルの差分が63なので、64クロック期間データを読んできている。(640x480ピクセル)解像度です。(4Bytes))次に、キャラクタがおかしい原因を追求しようと思ったが、先に確実に動作するようにしようか?と思う。URLhttps://marsee101.blog.fc2.com/tb.php/2265-24186d4eこの記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。