FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。X-fest2007に行ってきた昨日、X-fest2007に行ってきた。ひたふさんも参加されていたようだ。よろしければ、お声掛けください。聴講してきたのは1.Spartan3Aコンフィギュレーション技術BPIコンフィギュレーションはうちのCPLDでやっていることとそっくりだった。複数のコンフィギュレーションを切り替えるところと、ウオッチドックを組み込んでおかしいコンフィギュレーションデータを排除できるところも。コンフィギュレーションデータの不正を見るので、動作の不正を見る、うちのシステムとは少し違う。(まだ未実装なのだが。Premier論理合成と配置配線を同時に行うツール。配線遅延も考慮して論理合成するので、うたい文句が本当ならば最強かも?そうならば、ぜひほしいツール、20%品質アップ?3.FPGAのデバックツールなひたふさんのところでも書いたが、FPGA内部にMUXを入れているので、その遅延も換算しているのだろうか?換算していないと、クロック分解能以上に測定できても意味無いような???4.Virtex5高速シリアルトランシーバRXのエラスティク・バッファの位置が8B10Bデコーダより後だった。するとidleデータはKキャラクタでシンボライズされていて、idleキャラクタ用ビットがエラスティク・バッファにあるということかな?6月22日のTEDのセミナで確認してみよう。5.メモリコントローラ及びMIG紹介FLASHとかを説明していたせいか、聞きたかったMIGの説明が少なかった。バンクによってピンが決まってしまうと思ったので、すでに出来ているボードには対応できないときがあるのではないか?短い時間だからと思うが、その辺の紹介もあったほうがよいと思った。MIGのピンのポーティングについてはPALTEKさんの資料が詳しい。私はとても素晴らしい資料だと思う。PALTEKさんは日が浅いはずなのに。(AVNETさんは、当然素晴らしいが。)でも、PALTEKさんはあまり相手にしてくれない。6.V5のPCIeエンドポイントコアジェンで、やったこと無かったので、興味深く見た。手軽Plusはペイロードが512、VCが1では使えなさそう。リードレイテンシを隠蔽するには、VCが2必要?とてもためになった1日だった。抽選もやっていたし、I様とお話もしたかったのだが、腕も痛いし、早々に退散。右腕が使えないので、電車が大変だった。