静電気ノイズへの耐性を強くしたい。静電気ノイズ対策の検討を行いたい。SDIのリターンロス規格をオーバー。この現品や、今後は設計時に対策したいSDI(シリアル・デジタル・インタフェース)では、SMPTEがBNC等の信号入出力用コネクタからみたリターンロス(反射量)について、伝送速度に応じて周波数毎にリターンロス(反射量)の規格を定めています。このリターンロスはコネクタ実装部位からSDIデバイスまでの配線状態に大きく左右され、スペックアウトすることが多い状況です。この対策のための具体的な改版指針導出について、当社の検証例を紹介します。当社のご提案1.SDIリターンロス仕様SDIの物理層については、1.5(HDに相当)、3、6、12Gbpsなど、信号速度毎に立上り・立下り時間、リターロス(反射量、S11の絶対値)、ジッタ等に関する仕様があります。リターンロスはBNCコネクタ~受動素子~SDIデバイス間のプリント配線や各部品のフットプリントの影響を受け、シングルエンド75Ωに対して適切でない場合、仕様上限をオーバーし、プリント配線板の再設計・再作製が必要になります。2.SDI対応パターン設計・プリント配線板・コンサルティングサービスBNCコネクタや半導体デバイスの特性を考慮し、シングルエンド75Ωに対して、特性インピーダンス(Z0)のプロファイルとして容量性と誘導性が繰り返すような基板設計を行うことで、リターンロスを仕様に合致させることができます。このためには、コネクタやデバイスの特性を実測等で把握すると共に、電磁界シミュレーターの使いこなしが必要です。RITAエレクトロニクスは、HD~12G-SDIに対応したパターン設計、プリント配線板、コンサルティングを提供しています。現品に対する特性インピーダンスプロファイルの実測によってBNCコネクタ~SDIデバイス間で配線状態を変更すべき部分を同定し、この変更が必要な箇所、たとえばBNCコネクタの信号リードに対する内層べたプレーンのクリアランスホールを変更した状態で電磁界解析を行い、系全体のシミュレーションを実施することで、リターンロス合致のための設計仕様を決定でき、実測で検証することができました。ご要望の方は、以下ダウンロードページより特別会員登録を行っていただきますようお願い申し上げます。特別会員登録には一定の審査が必要ですので、ご了承いただきたくお願いいたします(弊社製品をご購入いただいてるお客様、または、それに準ずる方に限定させていただいております。知見をまとめた技術資料を無料でダウンロードいただけます。設計と信号品質12G-SDIリターンロス規格合致のための基板設計手法IBIS-AMIモデルを用いた高速信号シミュレーション10Gbps超伝送の基板設計最適化など全70テーマ更に、セミナー情報も定期的にご案内。この機会に是非ご登録ください。会員登録お問い合わせサイトマップサイトのご利用についてプライバシーポリシーENGLISH。