図6〜図8において、Si基板81における素子分離領域82で囲まれた活性領域83には、ソース領域84とドレイン領域85とが形成されている。Si基板81上にはトンネル絶縁膜86が形成されている。上にはソース領域84とドレイン領域85を結ぶ方向に直交する段差87が形成されおり、この段差87に沿って量子ドット88(量子細線91)が形成されている。導体であってもAl等の金属であっても差し支えない。トンネル絶縁膜86上にはコントロールゲート絶縁膜89が形成され、コントロールゲート絶縁膜89上における量子ドット88(量子細線91)の上部にはゲート電極90が形成されている。【0093】この不揮発性メモリは、以下のようにして形成される。第2実施の形態あるいは第3実施の形態によって、Si基板81上にトンネル絶縁膜86を形成して5nmの段差87を形成する。この段差87の位置にナノメータサイズの量子ドット88あるいは量子細線91を形成して浮遊ゲートとする。【0094】そうした後、上記CVD法によって、表面に10nmの膜厚でコントロールゲート絶縁膜89を形成する。コントロールゲート絶縁膜89上にゲート電極90を形成する。した後に、ソース拡散領域およびソース拡散領域を形成してソース領域84およびドレイン領域85とする。【0095】上記構成を有する不揮発性メモリは、浮遊ゲートを量子ドット88あるいは量子細線91で構成しているので、浮遊ゲートへの蓄積電荷を減らすことができ、消費電力の少ない超高密度の不揮発性メモリを実現できる。成方法によって形成された量子細線を用いた場合について説明する。図9において、絶縁性基板101におけるチャネル領域形成位置にはチャネル領域の延在方向に段差103が形成されおり、この段差103に沿って半導体の量子細線104が形成されている。縁性基板101上にはゲート絶縁膜102が形成されている。ゲート絶縁膜102上におけるチャネル領域106の上部にはゲート電極108が形成されている。線104を半導体で形成する。【0099】そうした後、上記CVD法によって、表面に30nmの膜厚でゲート絶縁膜102を形成する。ゲート絶縁膜102上にゲート電極108を形成する。子化されて1次元伝導を示すようになる。高速で動作できるMOSFETを実現できる。その場合の「量子化」とは、上記2方向への電子の運動に関して離散的なエネルギー状態しか許されなくなることである。【0101】上記第4実施の形態および第5実施の形態においては、上記量子ドットあるいは量子細線を具体的なデバイスに適用する例を示したが、具体的なデバイス以外にも適用可能である。至第3実施の形態によれば、特殊な微細加工によらずに導電性の超微細な細線を形成できる。量子細線を高密度のLSIの配線に適用することもできるのである。成された量子ドットを用いた発光素子について説明する。【0103】図10は、本実施の形態における発光素子の断面図である。図10において、Si基板111上には絶縁膜112,113が形成されている。この絶縁膜112に段差114が形成されおり、この段差114の上縁に沿って半導体の量子ドット115が形成されている。絶縁膜113上には透明電極116が形成されている。【0104】この発光素子は、以下のようにして形成される。第1実施の形態乃至第3実施の形態の何れか1つによって、Si基板111上の酸化膜112に5nmの段差114を設け、この段差114の位置にナノメータサイズの量子ドット115を半導体で形成する。成して透明電極116とする。116とSi基板111との間に電圧を掛けてトンネル電流を流すことによって、量子ドット115に電子が注入される。その際に、量子ドット115は超微粒子であるから直接遷移型のバンド構造に変化しており、そのために電子の遷移が生じて発光するのである。合を図ることができる。技術や複雑な工程を必要とはしない。上記デバイスにおける上記量子ドットや量子細線の成長位置や大きさ(太さ)は容易に制御でき、大きさ(太さ)および密度の高均一性と高再現性とを実現できる。