形成手順を示す図である。【図5】図1,図2および図4に示す段差形成手順とは異なる段差形成手順を示す図である。【図6】図4あるいは図5の段差形成手順を用いて形成される量子ドットあるいは量子細線を浮遊ゲートに用いた不揮発性メモリの平面図である。【図7】図6におけるA−A矢視断面図である。【図8】図6におけるB−B矢視断面図である。【図9】図1,図2,図4あるいは図5の段差形成手順の何れかを用いて形成される量子細線をチャネルに用いたMOSFETを示す図である。