大きな役割を果たしているマイクロプロセッサを中心に計算機アーキテクチャ(コンピュータアーキテクチャ)の動向と先端技術を身につけることです。本講義では、まず,計算機アーキテクチャの重要な概念を示すとともに、命令セットアーキテクチャからアウトオブオーダ実行のスーパースカラプロセッサが命令レベル並列性を抽出する仕組みまでを学びます。履修することによって、以下の項目を習得します。計算機システムの設計と解析の基礎を理解すること。命令セットアーキテクチャの具体例を理解すること。記憶階層の仕組み理解すること。パイプラインの概念と仕組み理解すること。命令レベル並列性の概念と要求を理解すること。命令レベル並列性を抽出するための命令フェッチ、分岐予測の仕組みを理解すること。命令レベル並列性を抽出するための先進的な分岐予測の仕組みを理解すること。命令レベル並列性を抽出するための動的スケジューリングを理解すること。命令レベル並列性を抽出するための多重命令発行と投機処理を理解すること。命令レベル並列性を抽出するためのアウトオブオーダ実行とマルチスレッディングを理解すること。マルチプロセッサの分散メモリ型アーキテクチャと共有メモリ型アーキテクチャを理解すること。スレッドレベル並列性のためのコヒーレンス制御と同期を理解すること。スレッドレベル並列性のためのメモリコンシステンシモデルを理解すること。スレッドレベル並列性のための相互結合ネットワークを理解すること。スレッドレベル並列性のためのメニーコアとNoCを理解すること。命令レベル並列性、マルチプロセッサ、スレッドレベル並列性を活用するアーキテクチャ技術の理解度を評価します。中間レポート(40%)、期末レポート(60%)で成績を評価します。)履修条件は特に設けないが,関連する科目を履修していることが望ましい。※”[at]”を”@”(半角)に変換してください。Technology。