FPGA回答HDLコードの行数、およびインスタンス数に制限があります。ラティスセミコンダクターのシミュレーションライブラリを含むコードでは、3万行および2千個のインスタンスまで、シミュレーションライブラリを含まないコードでは5千行および500個のインスタンスまで、となっています。Proのエラーおよびワーニングメッセージの調べ方を知りたい【Lattice:FPGA/設計ツール】RTLシミュレーションで期待した結果が得られません。【Lattice:FPGA】MachXO2とMachXO3L/3LFの違いはFAQ表示ページレイアウト変更設定。