YAMAMOTOはじめにモバイル機器の高速化や省電力化等の更なる高性能化に対応するため、半導体パッケージの高密度化が求められている。この要求を達成するため、1つのパッケージに複数のICチップを積層し、シリコン貫通電極(以下、TSV)で接続を行う3次元実装(以下、3D実装)が注目されている。3D実装は製造難易度が高いために製造コストが高騰し、また放熱性対策も課題として挙げられている。この様な背景の中、3D実装よりも製造難易度が若干軽減される2.5D実装が提案されているが、Si(シリコン)が高価なため低コスト化への対応が難しい。Siの代替としてガラスインターポーザも提案されているが、取り扱いやめっき析出性に課題が残されているため、近年では有機材料基板に微細配線を形成してチップとメモリを接続する新構造の2.1D実装(有機インターポーザ)が検討されている。有機インターポーザにおいては、最先端パッケージ基板の1/2~1/5以下であるL/S=5/5um以下の微細配線形成が要求される。当社では、このキーポイントとなる微細配線形成に必要とされるフォトリソグラフィを除くプロセスを全てラインナップしている。従来のシード層はスパッタで検討されているが、生産タクト及びコストの観点から、化学(ウェット)シード層形成を提案する。ここで課題となるのは、デスミア・無電解銅めっき工程での樹脂低粗度化と密着性確保の両立である。デスミア工程での樹脂粗化抑制はビア底部のスミア除去性の低下が懸念されるが、FEEDでは30umφの小径ビアでもスミア除去性は良好である。(図2)また膜厚に関しては、後工程のフラッシュエッチング工程で回路縮小を最小限に抑えるため、薄膜にする必要があるが、0.3umの薄い膜厚でもビア底部の良好な付き回り性が得られており、Ra:40nmの平滑な樹脂上でもブリスター発生は無く、ピール強度:0.6kN/mの高密着なシード層形成が可能である。従来のシード層はスパッタで検討されているが、生産タクト及びコストの観点から、化学(ウェット)シード層形成を提案する。ここで課題となるのは、デスミア・無電解銅めっき工程での樹脂低粗度化と密着性確保の両立である。デスミア工程での樹脂粗化抑制はビア底部のスミア除去性の低下が懸念されるが、FEEDでは30umφの小径ビアでもスミア除去性は良好である。(図2)また膜厚に関しては、後工程のフラッシュエッチング工程で回路縮小を最小限に抑えるため、薄膜にする必要があるが、0.3umの薄い膜厚でもビア底部の良好な付き回り性が得られており、Ra:40nmの平滑な樹脂上でもブリスター発生は無く、ピール強度:0.6kN/mの高密着なシード層形成が可能である。有機インターポーザ基板でターゲットとなるBVHスペックは、10~20umφ-10~15umd程度の小径ビアであり、それに対して薄膜での良好なフィリング性が求められる。パターン粗密に対応可能な膜厚均一性も重要とされる。VF5は、高硫酸組成で使用可能な高面均と薄膜フィリングを有するプロセスであり、図3のように表層膜厚5umで良好なフィリング性と面均性が得られることを確認した。有機インターポーザ基板でターゲットとなるBVHスペックは、10~20umφ-10~15umd程度の小径ビアであり、それに対して薄膜での良好なフィリング性が求められる。パターン粗密に対応可能な膜厚均一性も重要とされる。VF5は、高硫酸組成で使用可能な高面均と薄膜フィリングを有するプロセスであり、図3のように表層膜厚5umで良好なフィリング性と面均性が得られることを確認した。微細配線形成『SAC』フラッシュエッチング(シード層除去)工程においては、回路細りを最小限に留める事とアンダーカットの無い配線形成が重要とされるが、化学銅を優先的にエッチングするSACを改良する事で図4のようにL/S=2/2umの微細配線形成が可能であることを確認した。フラッシュエッチング(シード層除去)工程においては、回路細りを最小限に留める事とアンダーカットの無い配線形成が重要とされるが、化学銅を優先的にエッチングするSACを改良する事で図4のようにL/S=2/2umの微細配線形成が可能であることを確認した。おわりに有機インターポーザは、次世代技術の一つとして注目されている技術である。次世代技術開発における様々な要望に応えられるよう、今後も各プロセス個別だけではなく、トータルプロセスとしての性能向上を目指し、開発に努めていきたい。