エネルギー情報処理」では、システム研究者(理論およびアルゴリズムを担当)とデバイス研究者(実験および開発を担当)が協力して、新しい原理に基づく省エネルギーな計算機を開発することを目標としています。研究テーマ近年の脳機能測定技術や画像処理技術の発展により、生物脳におけるニューロンの結合は複雑ながらもある程度のモジュール構造を持っており、またスパースであることが分かってきました。した秩序と複雑さを併せ持つ実際の脳の構造をヒントに、省エネルギーで高効率な神経演算ユニットの結合を実現することを目指しています。ハードウェア実装を念頭に置きながら、脳型情報処理の性能を最大化するようなネットワーク構造や学習アルゴリズムの開発に取り組んでいます。固体演算デバイスで構成される計算機を用いて並列分散処理による効率の良い情報処理を実装するには、3つの大きな問題を克服する必要があります。それらは、「2次元状、或いは3次元状に膨大な数の演算デバイス間結合を作製すること」、「膨大な数のfan-in/fan-outが可能な演算デバイスを作製すること」、「個々の演算デバイスが非常に低消費電力であること」、です。これらは従来のCMOS集積回路の配線・デバイス技術では克服することが困難です。これまで多くのデバイス研究者たちがCMOS集積回路とは異なる方法を用いて脳型コンピュータをチップ上で実装することを試みてきましたが、上記の困難を克服して大規模な計算機を実装した例はありません。この原因の一つとして、デバイスの入出力特性の特異性や面白さのみに着目して研究を続けた結果、演算デバイスネットワークの構築までにつなげることができなかったことが考えられます。本講座では、ネットワーク・アルゴリズム研究者とデバイス研究者のコラボレーションを行なうことにより、大規模集積脳型コンピュータへの要求を満たす演算デバイス開発に取り組んでいます。