FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。これは、出来たらGithubで公開しようと思っている。IP2(完成)”で完成したが、SVGA解像度のみで、VGAポートとHDMIポートに出力することができた。HDMIは出力周波数が高いために、XGA解像度以上だとBUFGが対応せずに動作が不安定だった。HD解像度を切り替えられるように変更した。そこで、使用したのが、VHDLでは、constantを他のconstant値から変更できる方法で、Verilogでは、parameterを他のparameterから変更できる方法だ。下にそのブログ記事を示す。値を切り替える5(VHDL編4、XPSプロジェクト、完成)これらを応用して、VHDLではpackage、Verilogではインクルード・ファイルを作製した。それに合わせて、HDLも変更した。ISE14.7でプロジェクトを作製して、ISimでシミュレーションを行った。テストベンチで解像度をHDにした時のキャラクタ・ディスプレイ・コントローラIPのフレームバッファの容量と設定値を下に示す。HD解像度であることがわかる。水平のピクセル数は1920、垂直のライン数は1080だった。FB_MEM_SIZEは32kByteだった。それを上回る2のn乗になっている。次に、テストベンチで解像度をVGAに変更した時のフレームバッファの容量と設定値を下に示す。VGA解像度であることがわかる。水平のピクセル数は640、垂直のライン数は480だった。FB_MEM_SIZEは8kByteだった。それを上回る2のn乗になっている。video_timing_pkg;(2014/03/21:追記)HD解像度の動作周波数が148.5MHzを作れなかったので、148MHzに変更し、以下の様にパラメータを変更した。色情報のビット幅(2014/03/21:追記)HD解像度の動作周波数が148.5MHzを作れなかったので、148MHzに変更し、以下の様にパラメータを変更した。コメント:0プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。