FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。UCFの書き方4今度はIOB(入出力ポートの回路)に入っている遅延素子の入れ方だ。セットアップ時間は通常は+の値だが、クロックが遅れてしまうと、セットアップ時間が-の値になってしまうことがある。これでは、ホールド時間が満足せずに値を拾い損なうことがある。これではまずいので、そういうときには、IOBの中にある遅延素子をON,OFFする制約がある。それが、IOBDELAYだ。BOTH;IOBには、入力用FFが入っていて、そのFFでラッチするのがセットアップ時間が一番短くなる。BOTHはIOB入力用FFとIOB外のFFの両方に遅延素子を入れるという制約。IBUFがIOB外のFFだけ、IFDがIOB入力用FFだけに遅延素子を入れるという制約。大体BOTHで使っている。ちなみに、ディフォルトはNONE(どっちもオフ)である。URLhttps://marsee101.blog.fc2.com/tb.php/28-7db740eeこの記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。