FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。最近のお仕事まだPowerPCを動かそうとやっているがなかなかうまく動いてくれない。FPGAから出力しているクロックの位相がおかしいのかと思ってテストしてみることにした。Editorを使って、各クロックのフィードバック入力ピンをテストポイントにつないでオシロスコープでPCIXの入力クロック(これもテストポイントに出力している)に対する各クロックの位相と比較してみた。このままではテストポイントの各クロックのテストピンに行くまでの配線遅延が違っていて比較が難しいので次の手順で行った。Analyzerで出した。2.1.の値を実測値から求めた係数をかけて実力値にした。3.PCIXクロックの出力との差分をとった。4.実際の位相ダイアグラムに従って補正した。Editorで変更して予定していたクロックの位相ダイアグラムに合わせてみた。PowerPCのアドレス転送のキューを2深度から16深度に変更するために新たにFIFOを付け足したのでそこがおかしいのかもしれない。Chipscopeの波形を解析することにした。Editorで変更したときの位相シフト量(PHASE_SHIFT)がおかしいような気がする。テストピンの波形をオシロスコープで見ていると、普通はクロック1周期を256で割った数をPHASE_SHIFTにセットするはずが、128で割った数をセットするとぴったりになるようだ。たかが66MHzで1周期分遅延素子もないのに。アンサーを見てみよう。最後に実際の遅延量は以前ブログで紹介したFPGAの性能に基づいて計ってみた。結果は0.82だった。病院に息子の付き添いに行かなくちゃいけないのでなかなかデバックが進まない。この経過も後で詳しくやり方をブログに書こうと思う。(2006.08.28追記)やはりPHASE_SHIFTはミスってました。PCI66MHzにしたつもりが極性を間違ってPCI33MHzになっていました。33MHzだったので移送シフト量が2倍になっていたようです。いうことはDCMはクロック周期を自分で確認できて位相シフト量を決めていることになると思います。URLhttps://marsee101.blog.fc2.com/tb.php/296-db23e36cこの記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。