注2、3、4、8、および10を参照してください。コンフィグレーション・ピンの電源供給です。これらのピンは、1.2V、1.5V、または1.8V供給に接続します。コンフィグレーションに兼用コンフィグレーション・ピンを使用する場合、1.2V、1.5V、または1.8Vの範囲を持つVCCPGMと同じレギュレーターにバンクのVCCIOを接続します。コンフィグレーションに兼用コンフィグレーション・ピンを使用しない場合、VCCIOは、1.2V、1.25V、1.35V、1.5V、または1.8Vに接続します。これらのピンにVCCIOVCCIOと同じ電圧レベルが必要である場合、VCCIOと同じレギュレーターに接続することも可能です。VCCPGMピンの近くのVCCPGM電源レールに向けて、47nFの最小デカップリングを提供します。注2、3、4、および10を参照してください。メモリー電源ピンです。すべてのVCCERAMピンを0.9Vまたは0.95Vのリニアまたは低ノイズのスイッチング電源に接続します。SXデバイスに対して同じレベルである場合、VCCERAMでVCCL_HPSを共有することも可能です。VCC、VCCP、およびVCCERAMは同一の電圧レベルで動作させ、ボード上で同じ電源レールを共有し、同じレギュレーターからソースする必要があります。VCCERAM、VCC、およびVCCPに対して同じレギュレーターを使用している場合、SmartVID機能は利用できません。SmartVID機能を使用する場合、VCCおよびVCCPは、VCCERAMレギュレーターとは別の専用レギュレーターから供給する必要があります。VCCERAMは0.9Vにする必要があります。注2、3、7、および10を参照してください。デザイン・セキュリティー揮発性キーレジスター用のバッテリー・バックアップ電源です。デザイン・セキュリティー揮発性キーを使用する場合、このピンは範囲が1.2Vから1.8Vの不揮発性バッテリー電源に接続します。揮発性キーを使用しない場合は、このピンを1.5Vより高い1.8Vまでの電源に接続します。デザイン・セキュリティー・キー未使用時に1.8Vが選択されている場合、このピンはVCCPTと同じレギュレーターから供給することも可能です。10デバイスのPOR回路の推奨電圧範囲に従って、適切に電力を供給する必要があります。VCCBATピンの近くのVCCBAT電源レールに向けて、47nFの最小デカップリングを提供します。デバイス・グランド・ピンです。すべてのGNDピンをボードのグランドプレーンに接続する必要があります。各I/Oバンクの入力基準電圧です。Standardを使用している場合、これらのピンをバンクの電圧リファレンス・ピンとして使用します。VREFピンを使用しない場合、ピンが位置しているバンクのVCCIOまたはGNDのどちらかに接続します。注2、8、10、および11を参照してください。GXデバイスのRF40パッケージにおけるVREFピンの4つのペアを示しています。外部レギュレーターへの差動検出ラインです。VCCLSENSEおよびGNDSENSEは、VCC電源の差動リモート検出ピンです。レギュレーターの差動リモートラインをそれぞれのVCCLSENSEおよびGNDSENSEピンに接続します。IRドロップが補償されます。これらの接続は差動ペアトレースとしてルーティングし、他のノイズ源から隔離してください。ICC電流が30Aより高く、またはSmartVID機能が使用されている場合、VCCLSENSEおよびGNDSENSEラインはレギュレーターのリモート検出入力に接続します。ICC電流が30A以下で、SmartVID機能が使用されている場合、VCCLSENSEおよびGNDSENSEライン接続はオプションです。インテルではリモート検出ライン機能をサポートするレギュレーターに対して、VCCLSENSEおよびGNDSENSEを接続することを推奨しています。VCCLSENSEピンおよびGNDSENSEピンを使用しない場合、VCCLSENSEピンおよびGNDSENSEピンは未接続のままにします。専用の非ノイズ(Quiet)グランドです。電圧センサーを使用する場合、フェライトビーズを持つ適切な絶縁フィルターを介してADCGNDプレーンをボードGNDに接続する必要があります。最大ノイズレベルを示す場合は、ノイズ・プロファイルの周波数に応じてフェライトビーズを選択します。ADCGNDの最大電流値(10mA)にも基づいてフェライトビーズを選択します。電圧センサーを使用しない場合、ボードGNDへのフェライトビーズを備えた隔離フィルターの使用はオプションです。Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。Prime開発ソフトウェアは、I/O割り当ておよび配置ルールに従ってピン接続をチェックします。これらのルールは、デバイス集積度、パッケージ、I/O割り当て、電圧割り当て、および本章に記載されていない他の要因によって異なります。デバイスの右側(R)または左側(L)のそれぞれのトランシーバー・バンクに専用のアナログ電源、レシーバーです。VCCR_GXBピンは、0.95V、1.03V、または1.12Vの低ノイズ・スイッチング・レギュレーターに接続します。GTデバイスでのみ使用可能です。側面のトランシーバー、fPLL、およびIOPLLのすべては使用されていない場合、側面側の内部バンクのVCCR_GXB電源レールをGNDに接続することで、電力を抑えることができます。デバイスが正常に動作するためには、左側または右側の2つの外側バンクのいずれかは、常に電源が入っている状態にする必要があります。外側のバンクは、常に側面の最初のバンク(最下位アルファベット)と最後のバンク(最上位アルファベット)となります。例1—側面に8つのトランシーバー・バンクを持つデバイスの場合VCCR_GXB1J—左側の上部外側バンクです。電源は切らないでください。VCCR_GXB1IVCCR_GXB1HVCCR_GXB1GVCCR_GXB1FVCCR_GXB1EVCCR_GXB1DVCCR_GXB1C—左側の下部外側バンクです。電源は切らないでください。VCCR_GXB4J—右側の上部外側バンクです。電源は切らないでください。VCCR_GXB4IVCCR_GXB4HVCCR_GXB4GVCCR_GXB4FVCCR_GXB4EVCCR_GXB4DVCCR_GXB4C—右側の下部外側バンクです。電源は切らないでください。例2—側面に4つのトランシーバー・バンクを持つデバイスの場合VCCR_GXB1F—左側の上部外側バンクです。電源は切らないでください。VCCR_GXB1EVCCR_GXB1DVCCR_GXB1C—左側の下部外側バンクです。電源は切らないでください。VCCR_GXB4F—右側の上部外側バンクです。電源は切らないでください。VCCR_GXB4EVCCR_GXB4DVCCR_GXB4C—右側の下部外側バンクです。電源は切らないでください。デバイスで同じ側面に位置するVCCR_GXBピンは、必ず同じ電圧にする必要があります。両方の電源供給がオンである場合、VCCT_GXBおよびVCCR_GXBの電源電圧レベルを等しくする必要があります。注2、3、4、7、および10を参照してください。VCCR_GXBピンは、0.95V、1.03V、または1.12Vの低ノイズ・スイッチング・レギュレーターに接続します。GTデバイスでのみ使用可能です。側面のトランシーバー、fPLL、およびIOPLLがすべて使用されていない場合、側面側のVCCT_GXB電源レールはGNDに接続することで、内部バンクまたは外部バンクを問わず消費電力を低減することができます。デバイスで同じ側面に位置するVCCT_GXBピンは、必ず同じ電圧にする必要があります。両方の電源供給がオンである場合、VCCT_GXBおよびVCCR_GXBの電源電圧レベルを等しくする必要があります。注2、3、4、7、および10を参照してください。デバイスの右側(R)または左側(L)に固有のアナログ電源、ブロック・レベル・トランスミッター・バッファーです。VCCH_GXBは、1.8Vの低ノイズ・スイッチング・レギュレーターに接続します。適切なアイソレーション・フィルタリングを使用することによりVCCPTと同じレギュレーターから、VCCH_GXBをソースすることも可能です。GXおよびGTデバイスのHF34パッケージとNF40パッケージを除き、デバイスが正常に動作するためには、全トランシーバー・バンクのすべてのVCCH_GXBをオンにする必要があります。GXおよびGTデバイスのHF34パッケージとNF40パッケージの場合、その側に位置するすべてのトランシーバー、fPLL、IOPLLが使用されていないのであれば、VCCH_GXBR電源レールをGNDに接続することで、消費電力を低減することができます。デバイスで同じ側面に位置するVCCH_GXBピンは、必ず同じ電圧にする必要があります。VCCH_GXBピンの近くのVCCH_GXB電源レールに向けて、2.2nFの最小デカップリングを提供します。MHzより低くする必要があります。KHz未満にする必要があります。注2、3、4、7、および10を参照してください。高速な正の差動レシーバーチャネルです。デバイスの右側(R)または左側(L)のそれぞれのトランシーバー・バンクに固有です。これらのピンは使用時にAC結合またはDC結合とすることができます。未使用のGXB_RXpピンはすべて、GND、VCCR_GXB、またはVCCT_GXBピンに直接接続します。高速な負の差動レシーバーチャネルです。デバイスの右側(R)または左側(L)のそれぞれのトランシーバー・バンクに固有です。これらのピンは使用時にAC結合またはDC結合とすることができます。未使用のGXB_RXnピンはすべて、GNDに直接接続します。高速な正の差動トランスミッター・チャネルです。デバイスの右側(R)または左側(L)のそれぞれのトランシーバー・バンクに固有です。未使用のGXB_TXpピンはすべてフローティングのままにします。高速な負の差動トランスミッター・チャネルです。デバイスの右側(R)または左側(L)のそれぞれのトランシーバー・バンクに固有です。未使用のGXB_TXnピンはすべてフローティングのままにします。高速差動リファレンス・クロックの正のレシーバーチャネルです。デバイスの右側(R)または左側(L)のそれぞれのトランシーバー・バンクに固有です。REFCLK_GXBは、トランシーバー・チャネルが利用できない場合でも、コアクロックの生成向けたfPLLを持つ専用クロック入力ピンとして使用できます。StandardがHCSLでない場合は、これらのピンをAC結合する必要があります。StandardがHCSLである場合、REFCLKでのDCカップリングが可能です。未使用のすべてのピンを10kΩ抵抗を介してまとめてGNDに接続します。ピンから抵抗までのトレースは、可能な限り短くします。注9を参照してください。高速差動リファレンス・クロック・コンポーネントで、補完レシーバーチャネルです。デバイスの右側(R)または左側(L)のそれぞれのトランシーバー・バンクに固有です。REFCLK_GXBは、トランシーバー・チャネルが利用できない場合でも、コアクロックの生成向けたfPLLを持つ専用クロック入力ピンとして使用できます。StandardがHCSLでない場合は、これらのピンをAC結合する必要があります。StandardがHCSLである場合、REFCLKでのDCカップリングが可能です。未使用のすべてのピンを10kΩ抵抗を介してまとめてGNDに接続します。ピンから抵抗までのトレースは、可能な限り短くします。注9を参照してください。I/Oこのピンはトランシーバー・キャリブレーション用のクロックとして使用され、トランシーバー使用時は必須です。HMCキャリブレーション、および複数のデバイスの初期化を同期させるためのコンフィグレーション・クロック入力にも使用されます。MHzの範囲内でなければなりません。HMCを使用していない場合、およびユーザーが供給するコンフィグレーション・クロックとしてこのピンを使用していない場合に限り、このピンはGPIOピンとして使用できます。コンフィグレーションおよびトランシーバーのキャリブレーションにCLKUSRピンを使用する場合、デバイス・コンフィグレーション開始時およびデバイスがユーザーモードに入る際、外部のフリーランニングかつ安定したクロックをCLKUSRピンに供給する必要があります。デバイスの電源投入時にクロックが存在しない場合、トランシーバーのキャリブレーションはクロックが使用可能となるまで遅延します。これは、プロトコルのコンプライアンスに影響する場合があります。CLKUSRピンには、コンフィグレーション・モードとトランシーバー・キャリブレーションの両方に適用可能な共通のクロック周波数を供給するようにしてください。CLKUSRピンはコンフィグレーションには使用していないが、CLKUSRピンをトランシーバーのキャリブレーションに使用している場合、デバイス・コンフィグレーション開始時およびデバイスがユーザーモードに入る際、外部のフリーランニングかつ安定したクロックをCLKUSRピンに供給する必要があります。デバイスの電源投入時にクロックが存在しない場合、トランシーバーのキャリブレーションはクロックが使用可能となるまで遅延します。このことは、プロトコルのコンプライアンスに影響する場合があります。CLKUSRピンをコンフィグレーションに使用しているが、CLKUSRピンはトランシーバーのキャリブレーションに使用していない場合、ユーザーが供給するクロック入力を使用する必要があります。章を参照してください。以下のいずれに対してもCLKUSRピンを使用していない場合、CLKUSRピンはGNDに接続します。fPLL、IOPLL、およびトランシーバーのリファレンス抵抗です。デバイスの上部(T)または下部(B)および左側(L)または右側(R)に固有です。デバイスの片側(左側または右側)でREFCLKピンまたはトランシーバー・チャネル、IOPLLが使用されている場合、デバイスの使用する側で各RREFピンを個別の2kΩ抵抗を介してGNDに接続する必要があります。それ以外の場合は、デバイスの使用する側の各RREFピンをGNDに直接接続することが可能です。PCBレイアウトでは、このピンから抵抗へのトレースは、aggressor信号を回避するように配線する必要があります。Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。Prime開発ソフトウェアは、I/O割り当ておよび配置ルールに従ってピン接続をチェックします。これらのルールは、デバイス集積度、パッケージ、I/O割り当て、電圧割り当て、および本章に記載されていない他の要因によって異なります。インテルではこれらのガイドラインは推奨事項としてのみ提供しています。デバイスが適切に機能するかを検証するために、デザインにシミュレーション結果を適用することは設計者の責任となります。GXおよびGTデバイスのバリアントを基に作成されています。デカップリングされている特定の回路の動作周波数を超えて供給する必要がある電力量を検討した後、電源の容量値を選択します。デバイス/電源の電流と電圧降下の要件に基づいて、電源プレーンのターゲット・インピーダンスを計算します。次に、適切な数のコンデンサーを使用して、電源プレーンをデカップリングします。MHzを超えてデカップリングすることはありません。高周波のデカップリングに対しては、低インダクタンスのプレーン間容量といった適切なボード設計手法を検討してください。PDNツールを参照してください。Estimator(EPE)を使用します。Analyzerを使用します。10デバイス間でパワープレーンを共有することが可能です。電源ピンはBGAからのブレークアウト・ビアを共有しないでください。BGAの各ボールには、専用のブレークアウト・ビアが必要です。VCCはブレークアウト・ビアを共有してはいけません。GTデバイスにおける電源の共有に関するガイドラインを示しています。GXデバイスにおける電源の共有に関するガイドラインを示しています。低ノイズ・スイッチング・レギュレーターは、スイッチ・コントローラー、パワーFET、インダクターおよびその他のサポート部品を含む薄型表面実装パッケージ内にカプセル化されたスイッチング・レギュレーター回路として定義されます。スイッチング周波数は通常800kHzから1MHzで、高速な過渡応答を有しています。このスイッチング周波数の範囲は、インテルの要件ではありませんが、インテルでは次の仕様を満たすライン・レギュレーションとロード・レギュレーションを必要とします。10デバイスに搭載されるモジュラーI/Oバンクの個数は、そのデバイスの集積度によって異なります。I/Oバンクのセクションを参照してください。ACカップリングのリンクでは、ACカップリングのコンデンサーはチャネルの任意の位置に配置できます。Expressプロトコルでは、ACカップリングのコンデンサーをアダプターがプラグ/アンプラグできるように、トランスミッター側に配置する必要があります。これらのピンに対するデカップリングは、それぞれのボードのデザインにおけるデカップリング要件に依存します。H]]N0ピンに接続しないでください。I/Oバンクの場合は、未使用のVREFピンをGNDに接続します。I/Oピンに過剰な電流が流れることを防止するため、パワーアップおよびパワーダウン時にI/Oピンを外部から駆動しないでください。過剰なI/Oピン電流はデバイスの寿命と信頼性に影響を与えます。10デバイスが損傷する原因となります。Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。Prime開発ソフトウェアは、I/O割り当ておよび配置ルールに従ってピン接続をチェックします。これらのルールは、デバイス集積度、パッケージ、I/O割り当て、電圧割り当て、および本章に記載されていない他の要因によって異なります。VCCL_HPSはHPSコアに電力を供給します。すべてのVCCL_HPSピンを0.9Vまたは0.95Vの低ノイズ・スイッチング・レギュレーターに接続します。さまざまな動作温度およびスピードグレードに向けた電圧要件についての詳細は、次のデバイススピードグレードにおける最大HPSクロック周波数を参照してください。10デバイスのデバイスグレード間における最大HPSクロック周波数を参照してください。Estimator(EPE)を使用して、VCCL_HPSをはじめとする電源供給に向けた電流要件を判断します。このようなピンのデカップリングは、特定のボードのデザイン・デカップリング要件により異なります。注2、3、4、および6を参照してください。HPS専用I/Oは、1.8Vから3.0Vの異なる電圧レベルがサポート可能です。LVCMOS(3.0、2.5、1.8)です。Standardに適合するよう、これらのピンを1.8V、2.5V、または3.0Vの電源に接続します。これらのピンの電圧要件がVCCIOおよびVCCPGMと同じ場合は、VCCIO_HPSピンをVCCIOおよびVCCPGMと同じレギュレーターから供給することも可能です。これらのピンに対するデカップリングは、それぞれのボードのデザインにおけるデカップリング要件に依存します。注2、3、4、および8を参照してください。VCCPLL_HPSはHPSコアPLLにアナログ電力を供給します。これらのピンは、適切なアイソレーション・フィルターを介して、1.8Vの低ノイズ・スイッチング電源に接続してください。すべての電源レールに1.8Vが必要な場合、VCCPLL_HPSはVCCPTと同じレギュレーターを共有することが可能ですが、これには適切なアイソレーション・フィルターが必要です。これらのピンに対するデカップリングは、それぞれのボードのデザインにおけるデカップリング要件に依存します。注2、3、4、および7を参照してください。I/Oプリドライバー向けHPS電源です。VCCIOREF_HPSピンには、1.8Vが必要です。これらのピンがVCCIO_HPSと同じ電圧要件を持つ場合、同じレギュレーターに接続することも可能です。これらのピンがVCCPTと同じ電圧要件を持つ場合、同じレギュレーターに接続することも可能です。これらのピンに対するデカップリングは、それぞれのボードのデザインにおけるデカップリング要件に依存します。注2、3、4、および8を参照してください。Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。Prime開発ソフトウェアは、I/O割り当ておよび配置ルールに従ってピン接続をチェックします。これらのルールは、デバイス集積度、パッケージ、I/O割り当て、電圧割り当て、および本章に記載されていない他の要因によって異なります。メインPLLを駆動する専用クロック入力ピンです。このピンは、MPU、L3/L4サブ・システム、デバッグ・サブ・システム、フラッシュ・コントローラーにクロックを供給します。ペリフェラルを駆動するためにプログラミングすることも可能です。シングルエンドのクロックソースをこのピンに接続します。StandardがVCCIO_HPSと互換している必要があります。hps_clk_fヒューズが切れていない限り、HPSが正常に起動するためには、このピンに入力クロックが存在する必要があります。HPSブロックへのウォームリセットです。アクティブLowの双方向ピンです。ボードから駆動されると、デバッグ動作を許可するシステム・リセット・ドメインに影響を与えます。コールドHPSリセットは、HPS_nRSTピンをLowに駆動します。HPS_nRSTは、リセット・マネージャーのnrstwarmmaskレジスターを使用してイネーブルされている場合、ウォームリセット時にLowに駆動することが可能です。このピンは1-kΩのプルアップ抵抗を介してVCCIO_HPSに接続します。HPSブロックへのコールドリセットです。リセット可能なすべてのHPSロジックをリセットするアクティブLow入力です。ソフトウェアが起動するために十分なデフォルト状態にHPSをセットします。このピンは、常にアクティブである内部25-kΩプルアップ抵抗を備えています。このピンは1から10-kΩのプルアップ抵抗を介してVCCIO_HPSに接続します。Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。Prime開発ソフトウェアは、I/O割り当ておよび配置ルールに従ってピン接続をチェックします。これらのルールは、デバイス集積度、パッケージ、I/O割り当て、電圧割り当て、および本章に記載されていない他の要因によって異なります。注11、12、および13を参照してください。FPGAデバイスピンの付近に50-Ωの直列終端抵抗を接続します。その他のトポロジーでは、25-Ωの直列終端抵抗を使用します。SD/MMC/eMMCデバイスからHPSを起動する場合は、10-kΩなどのウィークプルアップ抵抗を使用してボード上でこのピンをHighにプルアップします。Prime開発ソフトウェアでプログラミングします。0SD/MMC/eMMCデバイスからHPSを起動する場合は、10-kΩなどのウィークプルアップ抵抗を使用してボード上でこのピンをHighにプルアップします。Prime開発ソフトウェアでプログラミングします。0希望のブート選択値を選択するには、このピンに4.7kΩのプルアップまたはプルダウン抵抗を接続してください。付録「ブートとコンフィグレーション」を参照してください。ROMは、起動時にこのピンからBSELの値をサンプリングします。Designerでの設定に従います。このレジスターは、このピンとの共有が可能である低速インターフェイス信号には干渉しません。Enable注19を参照。1SD/MMC/eMMCデバイスからHPSを起動する場合は、10-kΩなどのウィークプルアップ抵抗を使用してボード上でこのピンをHighにプルアップします。Prime開発ソフトウェアでプログラミングします。Enable注19を参照。Protect注19を参照。SD/MMC/eMMCデバイスからHPSを起動する場合は、10-kΩなどのウィークプルアップ抵抗を使用してボード上でこのピンをHighにプルアップします。Prime開発ソフトウェアでプログラミングします。HoldSD/MMC/eMMCデバイスからHPSを起動する場合は、10-kΩなどのウィークプルアップ抵抗を使用してボード上でこのピンをHighにプルアップします。3に内部プルアップを備えています。(ACMD42)コマンドを使用してソフトウェア内でディスエーブルが可能です。これは、MMC/eMMCフラッシュには適用されません。Prime開発ソフトウェアでプログラミングします。Out希望のブート選択値を選択するには、このピンに4.7-kΩのプルアップまたはプルダウン抵抗を接続してください。付録「ブートとコンフィグレーション」を参照してください。ROMは、起動時にこのピンからBSELの値をサンプリングします。Designerでの設定に従います。このレジスターは、このピンとの共有が可能である低速インターフェイス信号には干渉しません。Enable注15を参照。Clock希望のブート選択値を選択するには、このピンに4.7-kΩのプルアップまたはプルダウン抵抗を接続してください。付録「ブートとコンフィグレーション」を参照してください。ROMは、起動時にこのピンからBSELの値をサンプリングします。Designerでの設定に従います。このレジスターは、このピンとの共有が可能である低速インターフェイス信号には干渉しません。Ready/Busy入力として使用する場合は、このピンを1から10-kΩのプルアップ抵抗を介して、NAND_RBピンが存在する専用I/OバンクのVCCIO_HPSに接続します。SD/MMC/eMMCデバイスからHPSを起動する場合は、10-kΩなどのウィークプルアップ抵抗を使用してボード上でこのピンをHighにプルアップします。Prime開発ソフトウェアでプログラミングします。ClockSD/MMC/eMMCデバイスからHPSを起動する場合は、10-kΩなどのウィークプルアップ抵抗を使用してボード上でこのピンをHighにプルアップします。Prime開発ソフトウェアでプログラミングします。Send注19を参照。Enable注19を参照。DataSD/MMC/eMMCデバイスからHPSを起動する場合は、10-kΩなどのウィークプルアップ抵抗を使用してボード上でこのピンをHighにプルアップします。Prime開発ソフトウェアでプログラミングします。Send注19を参照。ClockSD/MMC/eMMCデバイスからHPSを起動する場合は、10-kΩなどのウィークプルアップ抵抗を使用してボード上でこのピンをHighにプルアップします。Prime開発ソフトウェアでプログラミングします。Prime開発ソフトウェアでプログラミングします。Prime開発ソフトウェアでプログラミングします。