FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。decimal)への変換回路を作りました。私はビットごとに+6補正を入れながら、足していきました。変換するに11クロックです。変換クロックに余裕があれば、BCDカウンタとバイナリカウンタ2つ作って、両方をカウントアップしていって、バイナリカウンタと10ビットの2進数が同じになったところの、BCDカウンタの値を使っても良いと思います。武内さんから、10のn乗で割っていく方式を教えてくださいました。ありがとうございました。自分のVHDLコードもブログに貼っておきます。#使いものにならないよ。してこんなコードを書いたの?とか、厳しい御指導があるかと思いますが、どうぞお手柔らかにお願いします。RTL;テストベンチのVHDLコードも下に貼っておきます。process;END;このVHDLコードをISE12.3、Spartan3E-500でインプリメントしたところ、60スライス、91LUTでした。Editorを使用してFAST_OUTPUT_REGISTER属性を入れてみた。今回は、FAST_INPUT_REGISTER属性を試してみることにする。Registerを設定する。下が設定している途中。Register属性が指定された。これでコンパイルして、din[0]を見てみると、I/Oセル内のレジスタが使われていなかった。実際にdin[0]がd0[0]にどうつながっているかと言うと下の図の用に普通の配線でつながっている。高速入力レジスタを実装。I/Oセルに実装されるものではないらしい?CLK_DATA_test.qsfを貼っておく。コメント:0プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。