FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。シミュレーション”の続き。シミュレーションを行った。これでは精度が悪すぎるので、演算の精度、つまりビット幅を見直すことにした。演算のビット幅を変えながら誤差を見ていこう。今の演算のビット幅は、以下の通りだ。dot2[NUM_OF_OUTPUT];畳み込み層の演算のビット幅は、10ビット幅で整数部が6ビット、全結合層の演算のビット幅は、13ビットで整数部が7ビットだ。これを1ビットずつ増やしてみよう。エラーの数を数えるコードをテストベンチに追加した。シミュレーションを行った。