研究者情報全体を検索する場合は右端の「すべて」を選択して下さい。アナログICの構成デバイスであるバイポーラトランジスタ(BJT)に、ストレスソースを形成し、Si層に縦方向への引っ張りひずみを印加して電子の走行速度を向上させる材料技術とそのデバイス化技術を確立し、デバイスの高機能化を図ることを目標とする。)を材料側から革新する事を目的とし、Si上に異種半導体(SiGe、GaAs、Fe3Si等)を混載してLSIを高性能多機能化(電子/光/磁気統合)する技術を研究する。併せて、ハイブリッドマテリアルの実用化を念頭に、結晶構造解析と電気的評価を組み合わせた統合的評価技術を開発する。ULSIの高移動度チャネルとして有望な高誘電率ゲート絶縁膜(High-k膜)/Ge構造に関して、低欠陥なHigh-k/Ge構造形成とその物性解明の研究を通じて、Geが持つ優れた物性を引き出すためのゲートスタック構造形成の研究を行う。次世代ULSIに必須となる高誘電率ゲート絶縁膜(High-k膜)の評価技術の確立を目指し、High-k/Si層の欠陥評価およびHigh-k膜中のトラップ評価を行った。High-k膜中のトラップ評価(DLTS等)を行い、次世代High-k/Siチャネル層の評価技術を検討した。本プロジェクトでは、省電力LSI用の高機能Siウェーハ開発を目的とし、超平坦なヘテロ界面を有するSiGe/SiO2(SGOI)構造を形成する技術を開発した。これにより、歪Si-SGOI基板の界面欠陥を低減化する基本技術を確立すると共にウェーハの量産試作に適用し、省電力LSIに適した漏れ電流の少ない歪Si/SiGe/SiO2/Si構造からなる高機能Siウェーハを実現した。この中で、当該グループでは、電子線観察手法と過渡容量分光法を基本技術として、歪Si-SGOIウェーハの省電力性を阻害する構造欠陥と界面欠陥を評価し、欠陥低減の指針を提示した。本プロジェクトでは、平成15年度に終了した歪SOIウェーハプロジェクトで構築した技術基盤をさらに発展させ、超高速回路向けに特化した超薄型の高機能ウェーハ開発を行うことを目的とした。確立し、SUMCO社が試作したウェーハの欠陥評価を行うと共に、本プロジェクト参画グループと共同して欠陥低減プロセスの確立を行った。SOI構造からなる高品質・低コスト歪SOIウェーハを開発し、デバイスで2倍の高性能化を実現することを目標とした。この目標は完全に達成できた。当該グループは、歪Si、歪SOIウェーハの欠陥評価として、DLTS、少数キャリア生成寿命測定等の手法を構築した。提供された各種歪Siウェーハの欠陥マッピングを実施し、歪Si層厚およびGe濃度と結晶性との相関を示す等、結晶性向上に寄与した。超低消費電力デバイスを指向したスピントロニクスと半導体テクノロジーの革新的融合.本データベースの内容を無断転載することを禁止します。