Explorer(IE)のバージョンをサポートしておりません。最適なウェブサイトパフォーマンスを実現するため、最新バージョンのブラウザへアップデートしていただくことをお勧めします。簡単な4つの検索方法1.検索したい用語を入力した後、そのままエンターキーを押すか、サーチアイコンをクリックしてください。入力された用語でそのまま検索されます。2.検索したい用語を入力すると、ドロップダウンで検索の提案が表示されます。提案された項目をクリックすると、関連のページが直接表示されます。3.検索の提案の右端にマウスを持っていくと「検索」のリンクが表示されます。これをクリックすると、提案された用語に基づく検索結果が表示されます。4.検索結果のページには、結果を絞り込むフィルタが表示されます。こちらもご活用ください。閉じるCN0243DACのサンプル・クロックとIQモジュレータのLOの生成に外付け周波数リファレンスを1個使った高ダイナミック・レンジのRFトランスミッタ・シグナル・チェーン※Rev.0を翻訳したものです。最新版は英語資料をご覧ください。組み合わせは、図1に示すような、QAMまたはOFDMをベースにした現在の高レベルなワイヤレス・トランスミッタに必要なダイナミック・レンジを備えています。MHzまでの複素IF)の両方が可能です。AD9122は、IF周波数を細かく選択するための32ビットNCOとともに、最大8×インターポレーションのオプションを備えています。トランスミッタの全体的な性能は、シグナル・チェーンに直接連なる部品のダイナミック・レンジに大きく依存します。DACとIQモジュレータを使ったミックスド・シグナル・トランスミッタでは、これらの部品のノイズフロアおよび歪み特性により、シグナル・チェーン全体のダイナミック・レンジが決まります。DACのノイズフロアはサンプル・クロックのジッタによっても劣化することがあり、IQモジュレータの性能はそのローカル発信器(LO)のノイズとスパーの特性に依存します。したがって、サンプル・クロックとLOの生成に高性能部品を使用することが、高性能トランスミッタの鍵となります。モジュレータに近いところで、単一の外部リファレンスを使って生成すると、設計をはるかにシンプルにすることができます。サンプル・クロックとLO(LOはほとんどの場合数GHzの信号です)を別々にDACとIQモジュレータからいくらか離して生成するには、PCBのレイアウトに細心の注意が必要です。したレイアウトの誤りにより、これらの重要な信号とのカップリングが生じ、シグナル・チェーン全体の性能低下を引き起こすことがあります。モジュレータのインターフェース・フィルタにも大きく依存します。最適性能を得るには、必要なシステム仕様を注意深く検討した後にこの受動フィルタを設計します。以下)だけが必要です。AD9516クロック・ジェネレータ内部のPLLを使用すると、単一のリファレンスで、DACのサンプル・クロックとADRF6702のPLLリファレンスの両方を生成することができます。図1の回路はAD9516-0を使って作られていますが、必要な内部VCO周波数に合わせて、AD9516ファミリの他のデバイスを使うことができます。モジュレータはいくつかの点でユニークなデバイスです。kHz以下の間隔で刻まれたLO周波数ステップをプログラムすることができ、同時に、リファレンスからシンセサイザ出力までの位相ノイズが大きく増加するのを防ぐのに十分なだけ全体の周波数逓倍を小さくしておくことができます。ADRF6702の特徴は、IQモジュレータの2分周アーキテクチャです。従来のIQモジュレータは必要なLOの1×でLO入力周波数を受け取ります。内部で、分散RCネットワークが単一のLO周波数入力から必要な同相および直交LO信号を生成します。これは受動RCネットワークなので、直交変調精度が達成される帯域幅が制限されます。直交精度を良くするには、外部LOのスペクトラルを純粋にする必要があります。この従来型のIQモジュレータアーキテクチャでは、LOの高調波が全体の変調精度を劣化させることがあります。このため、PLLシンセサイザを使ってIQモジュレータのLO信号を発生する場合、たいていはIQモジュレータのLO入力にシャープなバンドパスまたはローパスのフィルタが必要です。ADRF6702の2分周LOアーキテクチャでは、内蔵された簡単なデジタル分周器を使用して、広い帯域で完全に近い直交信号が作られます。LOアーキテクチャは周波数成分ではなくLO信号のエッジにだけ鋭敏なので、シンセサイザとIQモジュレータのLOの間にフィルタは不要です。IQモジュレータのLO高調波の影響とLOフィルタの設計の詳細に関しては、CN-0134を参照してください。赤色の破線はDACのSinc関数を示すサンプルされた信号からRFへ、全体的スパーフロアAベースバンド信号は、RF送信周波数までの過程でいくつかのステップを経由します。信号は(サンプルされた)不連続の領域から始まり、DACによってアナログ領域へと合成されます。このステップの結果は、DACによって生成されるイメージと歪みの積です。図2に示すように、歪みのない理想的DACは、変調する前にフィルタする必要があるベースバンド信号のイメージを生成します。AD9122に内蔵されているようなインターポレーション・フィルタを使用すると、イメージのエネルギーの大部分を抑制することができますが、DACとモジュレータの間のアナログ・インターフェース・フィルタはやはり必要です。DACのインターポレーションの次数とアナログ・フィルタの次数の間にはトレードオフがあります。DACのインターポレーション・レートが高いほど必要なアナログ・フィルタの次数が低くなり、またその逆も言えます。一例として、4×インターポレーションを使う場合、DACの出力のスペクトラムがどのように見えるかを図3に示します。青色の細い線はDACのインターポレーションの伝達関数を表す.RFにおける多数のスプリアス成分シグナル・チェーンは、変調積、歪み積、およびLO周波数の整数倍の両方により、かなりのスプリアス成分をスペクトラムに追加することがあります。今までに述べたスプリアスの全ての可能性を考慮に入れると、スプリアスには以下の成分が含まれます。DAC_input_IF)ここで、j、k、l、およびmは負の無限大から正の無限大までの整数です。DAC/モジュレータ間の受動インターフェース・フィルタ全体のスプリアス・スペクトラムを減らす鍵は、DACとIQモジュレータ間のアナログ・インターフェース・フィルタです。DACとIQモジュレータ間のインターフェース・フィルタの設計では、性能のいくつかの側面について考察する必要があります。差動インピーダンス)に等しい負荷インピーダンスが見えます。一般にシャント抵抗をIQモジュレータの入力両端に使って、ソースに近い値の負荷インピーダンスを与えます。フィルタのソース・インピーダンスと負荷インピーダンスが等しくない場合、信号パターンの寄生成分同様、フィルタの通過帯域に不要なリップルを追加することがあります。モジュレータのIおよびQのベースバンド入力は、デバイスの両端に位置しています。点線で囲んだ円内のフィルタのレイアウト領域に注意してください。DACの出力信号をこれらのピンに配線するには、パターンを上方に引き、次に下方に引いてADRF6702のベースバンド・ピンに到達させる必要があります。これらの差動信号のパターンは等しい長さにし、どんな方向変更も45°の角度を使って行います。これらの推奨事項を守らないと、フィルタ応答の帯域内リップル、位相、または振幅応答が劣化することがあります。このフィルタ・トポロジーでは、コンデンサは差動で(信号経路をまたいで)使用、あるいは信号経路のパッドからグラウンド・パッドへフィルタ・コンデンサを配置して同相接続で使用できることに注意してください。条件によっては差動コンデンサより同相コンデンサの方が性能を改善します(この回路ノートの後の方で解説します)。Ωのラインは2:1のT/W比から得られることに注意してください。パターンの幅)の非線形関数であることに留意する必要があります。ラインが細いほど、ラインのインピーダンスは高くなります。これに対する解決策の1つはパターンの下のグラウンド・レイヤを無効にして、PCBの3番目のレイヤに別のグラウンド・レイヤを置くことです。これでTが実効的に2倍になり、パターンの幅を広くすることができます。なる5次の最大平坦バタワース応答を与える代表的トポロジーを図5に示し、実際の応答を図6に示します。pFのコンデンサを使います。)はカットオフ周波数が高いフィルタでは標準的です。このような小さな値のコンデンサを使うときは、寄生要素が応答に大きく影響することがあります。図5に与えられているフィルタ・トポロジーの周波数応答DACと歪みに関係したスプリアス成分DACのインターポレーション・フィルタを使用すると、それだけでモジュレータの入力のスプリアス成分と、したがってRFでのスプリアス成分を減らすことができます。それでもかなりのスプリアス成分が残ることがあります。以下の条件でのIQモジュレータのRF出力のスペクトラムを図7に示します。MHzであることに注意してください。これはおそらくDACクロックのスペクトラムをいくらか含むDAC出力の同相および差動成分に起因します。IQモジュレータの入力の同相除去によりこの信号の大部分は除去されますが、まだかなりのエネルギーが含まれています。MHz)も、DACクロックのスパーと関係しているように見えます。158として容易に識別されます。158であるように見えます。解析が正しければ、IQモジュレータの入力のDACクロックの同相成分を抑えることができれば、スパーを大きく減らせるはずです。2098差動バタワース・フィルタを用いると、図8に示すように、スパーのレベルが大きく減少します。3つのスプリアス成分は全て大きく減少しました。モジュレータのインターフェースの同相除去は多くの場合インターフェース・フィルタのトポロジーを変えることにより改善することができます。pF)によって置き換えられています。これによって差動フィルタ・モードの全体的応答を変えることなく、このボードのRFでの全体的なスプリアス成分に影響を与えます。サンプル・クロックとADRF6702内部のPLLのリファレンス・クロックを生成します。これを柔軟に行うのにAD9516が基本的な役目を果たします。AD9516はPLLとVCOを内蔵しています。多数の出力も備えており、差動のLVPECL、LVDSまたはシングルエンドCMOS向けにプログラムすることができ、各出力経路に分周器を独立に設定できます。PLLのリファレンス入力に使われます。ADRF6702内部のフラクショナルPLLを使うと利点が2つあります。ひとつには、フラクショナルPLLにより出力LOを微調整することができます。刻みでプログラムすることができます。2つ目の利点は、リファレンス周波数はLO周波数/分周比に等しくする必要はなく、それよりはるかに高くすることができ、したがって分周比を小さくできることです。出力位相ノイズはリファレンスの位相ノイズに分周比を掛けたものの関数なので、RFの位相ノイズが本質的に低くなります。シンセサイザ・システムの主要な指標の一つが、個々のPLLおよび分周器によって追加される位相ノイズの大きさです。RF周波数での出力トーンの位相ノイズ(黄色)を図10に示します。未満)を発生しますが、システムに対して大きな広帯域ノイズを増加させることはありません。帯域幅に設定されています。近接位相ノイズは、これらのループ・フィルタの帯域幅を狭くすることにより減らすことができます。システムの仕様を確認して、目的のシステムではどれだけの近接ノイズを許容できるか決定します。直前のセクションで述べたように、ループ・フィルタの帯域幅を変えることにより、PLLの性能を調整することができます。ループ・フィルタの帯域幅と周波数のセトリング時間の間には考慮しなければならないトレードオフがあります。NCOはSPIポートを介したプログラミングが必要なので、ホッピング速度は制限されます。クロックの合成と分配用にAD9520やAD9523のような、より新しいデバイスを使うと位相ノイズが改善される可能性があります。回路の評価とテストEVAL-CN0243-EB1Z評価用ボードには、信号の生成と基本的な測定のために、以下の装置およびソフトウェアが必要です。EVAL-CN0243-EB1Z評価用ボード図12.ベンチテストのセットアップセットアップとテストEVAL-CN0243-EB1Z評価用ボードを正しく動作させるには以下の手順に従う必要があります。電源を入れる前に、全ての装置、USBアダプタ、およびケーブルを、図13に示すように接続します。V電源が1個だけ必要です。これはEVAL-CN0243-EB1Zボードのメス・バナナプラグへ接続します。