FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。ハードウェア設計記録さんのブログ”慣性遅延と伝播遅延”にも記述されていたが、VHDLの慣性遅延と伝搬遅延について、私も覚書を書いておこうと思う。SDRAMコントローラーのModelSimシミュレーション4への回答”を参照。サンプルのVHDLコードを記述する。シミュレーションすると、下のような波形になった。普通に5ns遅延している。慣性遅延に変更した時の波形を下に示す。慣性遅延に変更した時の波形を下に示す。波形がなくなってしまう。これは、慣性遅延はパルスの長さ以上の遅延を設定すると、パルスが出力に現れなくなってしまうため。伝搬遅延にVHDLソースを変更する。すると、伝搬遅延では10nsを超える遅延を与えても、クロック波形が伝搬される。伝搬遅延としても問題ない。URLhttps://marsee101.blog.fc2.com/tb.php/1249-052e7d24この記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。