FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。CMOSカメラから画像を入力してディスプレイへ出力14(CMOSカメラの出力が出た!)”CMOSカメラから画像を入力してディスプレイへ出力13(もしかしたらRESETはアクティブハイ?)”でCMOSカメラのRESETはアクティブハイのようなので、CMOSカメラのRESETを0固定にしてみた。OV7640のRESETはアクティブハイとしたら、CMOSカメラから出力が出てきた。うれしかった!HREFやデータが出ている。正常に動いているようだ。1の時を拡大したの下の図。それらしくデータが出ている。データがYデータのようだ。これでもしかしてうまくいっているかな?と思ってVGAディスプレイをつないでみたが、かなりおかしい画像だった。それでもCMOSカメラの画像という雰囲気はある。同期信号はOKだがデータがおかしいような表示だ。ChipScopeにメモリ関係の信号を入れて取りなおしてみた。(下の図)なかなか良さそうだ。シミュレーションと比べてみると、下にシミュレーションの図を示す。出た後のn_mem_rd_OBUF(下から2番目の信号)の値は1である。このChipScopeでの結果ではSRAMのデータとFPGAからの書き込みデータがぶつかってしまう。シミュレーションと実機の動作が違うのか?ここでChisScopeで作ったVCDファイルを持ってきておけば、”Veritak3.69C以降におけるModelSimのVHDLシミュレーションとChipScopeの協調検証”でやったようにVeritakを使用して比較できたのだが。VHDLソースを見てみることにした。n_mem_rdがおかしいので、そのコードを見てみる。CamDispCntrl_SRAM.vhdで、下のように書いてある。