クロックを使用している。してしまえば、全部解決すると思う。回っているクロックを見てみよう。クロックネットから外す。クロック配線をすべて削除することになり大変なことになってしまう。ピンに接続されていたクロックネットに配線した。これで、もう一度、論理合成、インプリメント、ビットストリームの生成を行った。うまくタイミングメットしたようだ。URLhttps://marsee101.blog.fc2.com/tb.php/3705-dddd024eこの記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。