FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。原書2版が今日届きました。読んでいませんが、奮発して8,400円もの本を買ってしまったので、がんばって読む予定です。目標は今やっているPCI-Xバス・モジュールにアサーションを埋め込んで、検証したいと思っています。文で不正な状態を検出するような記述を書けば良いのでしょうか?せっかく買ったので、生かすために読んでみようと思います。»コメント読みました。確かにちょっと値が張りますね。例題は、OVL,PSLかSystemVerilogのアサーション記述のものばかりでVHDLのものはなかったと思いますが、アサーションベースの手法や効果については言語に関係なく利用できると思います。OVLのv2.0はある程度VHDLにも対応してるみたいですが、VHDLにはもともとassert文というものがあるんですね。VHDLは論理合成向けにしか使ったことが無いので(しかもここ数年使ってない)知りませんでした。アインさんも、すでに読まれているのですね。VHDLにPSLで書くやり方がデザイン・ウエーブ・マガジンに乗っていました。http://www.cqpub.co.jp/dwm/contents/0081/dwm008101290.pdfデザイン・ウエーブ・マガジンは、大体全号持っているので、これを見て、とりあえず試してみようかと思っています。使った反転信号を検査するVHDLの例が載っています。]そういえば、PSLだとverilogフレーバとVHDLフレーバと両方ありますね。うちにはPSLに対応しているような高価なシミュレータが無いので使えませんorzModelSimXEでもSystemVerilogはある程度使えますが、アサーションやカバレッジ記述には対応してないんですよね。Veritakさん対応してくれないかなぁ。SEはAssertionがハイドされていないので、大丈夫でしょうかね?明日やってみます。URLhttps://marsee101.blog.fc2.com/tb.php/513-eb5d7387この記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。