FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。SDRAMコントローラ1昨日は娘の具合が悪くなってしまったので、ジブリ美術館には行こうとしたのだが、四谷で引き返してしまった。TXを降りる頃はだいぶ回復していたので、良かった。チケットと往復の電車賃がもったいなかったが、まあこんなこともあるということで。ジブリ美術館は、ひところの全く予約が取れない状況ではなく、土日でも予約が取れる様なので、9月12日に予約した。今度はいけると良いな?と思う。これで、夏休みの旅行は全滅で、1つも行けなかった。KitでCMOSカメラ・ディスプレイ回路は、今度の日曜日にFPGA-CAFEで、ユニバーサル基板とソケットのハンダ付けさせてもらうことにしようと思っている。ライトアングルヘッダは在庫がなく遅れるそうなので、取り敢えずカメラを上向きに付けようと思っている。SDRAMのコントローラをつくろうと思っている。SDRAMコントローラとバックエンドへの入出力インターフェースを合わせれば、今までの回路が使いまわせるはずだ。SDRAMコントローラはVHDLはシミュレーションが終了して、コンパイル(Alteraではコンパイルでよかったですよね?)する段階になっている。SDRAMに合わせたチューニングが必要な状態だ。Verilogバージョンは作りかけで止まっているので、完成させて、こっちを使おうと思っている。SDRAMはDDRよりも実装が楽になるはずだ。SDRAMコントローラはあるのだが、自分で構築すると作る必要がある(のですよね?)。FIFO)とよぶようだ。underflow出力が出せれば、実機でアサーションとして使えるのだが。ユーザーズ・ガイドを読んで勉強することにする。»コメントこんにちは。省かれているのかもしれませんね。選択があることなんです。あ、今書いていて気が付きましたが、これは、カウンタが回ってしまうか?それともoverflowやunderflowだったらカウンタを操作しないで、それ以外のデータを守るというチェックじゃないか?と思いました。]そういうことでしたか。出るのは周辺回路のバグでしょうから、あまり実効性のない設定っぽいですが。読み捨てる、というような方針で設計するとパフォーマンスが改善できるとか、そんな使い方があるんですかね。出るのは周辺回路のバグでしょうから、あまり実効性のない設定っぽいですが。underflowがバグが出ているかどうかの指標となりました。underflowをLEDに出していたのがとても役に立ちました。underflowを何らかの形で出しておくと、思わぬバグに悩むことが少なくなるのでは?と思っています。いったアサーションも実機に組み込むべきでは?と思っています。読み捨てる、というような方針で設計するとパフォーマンスが改善できるとか、そんな使い方があるんですかね。いう方法もありますね。あるので、それをデコードして、読みすぎ、書きすぎを防ごうと思っていました。FWFTだと便利なんですが、もう少しユーザーズ・ガイドを読んでみようと思っています。underflowをLEDにシミュレーションで動いて、実機で動かないのが一番デバッグしにくいですから、確かにそういう設計にしておくと便利ですね。