Amplifierメニューブログホーム>Column>DACチップ技術とFPGADACチップ技術とFPGA2017年10月5日ColumnWaversaSystemsのエンジニアのコラムを翻訳掲載します。DACチップ技術とFPGA作成日:2017/01/27初期のオーディオ用DAC半導体市場では、わずか数社が独占をしてきたが、最近になって少し増える傾向です。事実上最高の地位を維持してきたTIは、ハイエンドクラスのDACをここ数年は出しておらず、ハイエンドオーディオ市場で、採用事例はほとんど見られなくなりました。ESSというアメリカ企業の登場は、ハイエンドオーディオ市場を大きく変えるようになりましたが、これは彼らが作り出すDACチップが以前のDACチップとはとても異なるからです。良いというわけではありません。ES90xxシリーズは、現在多くのハイエンドおよびポータブル機器で採用されています。それではESSのDACは他のDACチップをとどのような点が違うのか説明いたします。個人的にESSというブランドが好きだからではなく、今回説明する機能は、実際にWaversaSystems製品で搭載してませんが、ユーザーの理解を助けるため説明致します。一言で言えばESSのDACチップはDAC+αです。DACが入っているチップではなく、複合的なDACチップであり、これによって実現可能なソリューションがたくさんあり得るという意味です。RAWインターフェースによってPCMデータを入力すると、電流の形でアナログ出力されるが一般的だったが、ESSはI2S、PCM、DSDそしてSPDIFなど外部に別途のチップセットを用意しなければならなかった設計を単純化できるように設計されています。これは多くの設計者たちに好評を得ました。内部に別のオーディオ処理フィルターがあって、オーディオ信号処理の理論を理解するエンジニアは望む機能を追加できるようになっています。ハイエンドオーディオデザインにおける一部の障害になる部分があり、このDACチップが単にDACチップではないためにクロック関係が複雑です。伝統的なDACチップは、入力されるPCMデータのクロックに合わせて全体が動作し、一緒に入るデータをアナログ変換することになりますが、ESSの場合は多くの機能が組み込まれていることから、内部の動作をさせるための別途のメインクロックが必要になります。ESSでは最大値を100MHzまで提示しています。これはESSは1つのクロックで全ての処理をしてこそ、製品設計でコストを削減できる考えだと思われます。言い換えれば、ESSにはDAC以外の機能を処理するためのシステムクロックと44.1/48系のオーディオクロックが別途に入ることが理想的だが、開発者に3つのクロックを入れるると、そうでなくても高いDACチップの設計コストを更に上昇させるため、外形的に1つのクロックで動作するようにしたものです。このため、必然的に内部でPLLが動作し、この過程で不必要なことが起こる要素があることになります。結果的に、とても良いDACチップだが、ハイエンドの特性上、たった1つの些細な部分の誤りでも音質上のピークに達しないという事になるため、相当な期間をかけて実験を行い、1つの結論に達しました。メインクロックでESSで提示するクロックスピードを超えると正常に動作し、内部の複雑なPLLなどを使用しなくてもいいということでした。44.1kHzには90,316,800Hz、つまり90MHz近辺のクロックのうち44.1KHzの正確な倍数のメインクロックを入れ、48KHzには98,304,000Hz、つまり98MHz近辺のクロックを入れて、ハイエンドに合致するDACチップとして使用できるという事です。この情報はWaversaSystemsだけが開発して使用する方式ですが、時間も経過したので公開することです。した基本的なクロックの処理方式を独自に開発し、WDAC1から全てのDACに採用しており、音質的に相当な安定感を得ているという事実が分かりました。その他の多様な機能は使用しない予定で、このようなクロック処理方式では動作しない場合もあります。DACに必須で要求される多様なデジタル入力は別途に設計されたFPGAによって処理するようにしたため、DACの動作の根幹であるクロックを正常に処理せず、DACの性能を落としてDACの追加機能を使用する必要はないと判断しました。他にもESSには内部にFIRフィルタブロックがあります。これはESSが伝統的なサウンド・プロセッシング企業としての片鱗を見せる点で、このFIRフィルターによって得られる利点はありますが、WaversaSystemsは、これより高い水準のフィルターをFPGAに独自に搭載しているため使用してません。これに類するオーディオ技術が無い場合には、この技術を使用することが望ましいと思います。ダイナミックレンジはDACチップのレベルや能力を表す尺度になります。そのため、これを基準にDACの性能を比較する試みがたくさんあります。DACチップのダイナミックレインジが高くても、ソースですでに低い場合はその性能をそのまま反映しにくい部分があります。高いダイナミックレンジを持つソースを入れない場合、ベンダーが提示したダイナミックレンジは出ないという事です。Processor)がDACチップの構成に入りますが、このFPGAはクロック関係だけでなく、ダイナミックレンジを144dBまで引き上げます。最高のスペックを誇るESS製品でも、まだこの数値を越えることはできないため、ESSのDACチップの最大性能を使っているという事です。azio.メニューを閉じる。