IC・トランジスタで出来たコンピューターを設計・製作するためのブログデジタル回路クロック周り2012年11月26日クロック作成部分は、とりあえず(というか、たぶん、ほぼ決まり)、こんな風に。デコーダー(74137)のラッチ入力と出力許可(GLNとG1)が直結で入力されている部分が微妙なのだが、ラッチの入力から出力まである程度の遅延があるはずなので、たぶんこれでも大丈夫。後で必要なら、GLNの前に遅延回路を入れるかも知れない。シミュレーションの結果は、次のようになる。Y0-Y4それぞれがLになっている間バスに値が出力され、CLK22からのシグナルで、それぞれのラッチに値を入力する設計である。初期の設計では、Y0-Y4のシグナル幅が2クロックになっていたが、これを1.5クロックとすることで、瞬時ではあるものの、バスラインへの出力がかぶるようなことが無いようにした。今のところ、タイミングはこんな風に。