図3,アナログ信号を読みとるにはボリュームや光電変換、マイク、導電ゴム、等数多くのものがセンサーとして使用できます。その様なセンサーに発生した電気信号の中には大きさの成分の他に速さの成分が含まれており、これらを任意に抽出できればインターフェースとして有効に活用できます。このユニットは設定ボリュームにより信号のレベル、信号の速度に対する感度を設定出来ます。図1〜3に示す計測波形は擬似的にファンクションジェネレータからAM変調やスイープ信号で入力した場合に対する検出出力を記録したものです。図1、は特定の応答周波数に於ける信号レベルに対しての応答特性です、又、図2、図3、はそれぞれ応答周波数の設定をボリュームで可変した場合の応答位置が変化していく状況を表します。この機能をスイッチ動作として応用する場合、一般的なメカスイッチに比較して最も特徴的なのは相対的な判断が出来る点です。従って例えば導電ゴムの様な弾力のある材料をスイッチとして手で持って操作する時、手に握っただけでは動作せず「ある程度の速度」、「ある程度の強さ」の条件が重なった時だけ「on」と判断させる事が出来ます。左の写真が部品をフル実装したボードです。使用している部品は全てリード部品です。多用途の使い方を想定しているのであえてリード部品にしてあります。回路図を見ていただければおわかりの様に出力が各種類かの方式で出せるようになっており、実際は目的に合わせた出力(電流ブースト、リレー、オープンコレクタ)等を用途に合わせて使用し、必要の無い部品は取り外して各用途に対応しています。CPUはATMEL社のATmega8を使用してます。このCPUは開発ツールが無償で公開されており、プログラマーも簡単に作れます。作るのが面倒な場合は通販で4千円ほどで購入できます。当HPの回路、コツ、のページで紹介する232CのICと組み合わせれば手軽にデータロガーやセンサーの検出装置が作れます。データロガーに応用する場合の方法はこちらのページをご覧下さい。このボードをご入り用の方はご連絡をいただければ対応させていただきます。ご利用目的に合わせる為にはその殆どの場合ユーザー様若しくは弊社のいずれかに於いて作り直す事になります、自作の場合は前期した様に開発環境が簡単にそろえられます。ご参考までに弊社で行う場合はおよその目安として例えば内容が上記でご紹介のものに近い範囲であればカスタマイズの費用として約10万円前後となります。上の写真は心電図や筋電図その他の生体信号を検出し、電波で送信する基板です。この様な装置の場合一般的には小電力無線の電波を使用し単三、単四などの乾電池により駆動されますが、当装置では小型化の為にボタン電池を使用し、極めて微少な電力で装置全体を駆動する必要があることから微弱電波を使用しています。装置は7chの生体アンプ、A/D、FPGA、無線回路で構成され、これらの電力を3Vのボタン電池により、総合電流約400マイクロアンペアで、埋め込まれた動物の体内から約3ヶ月の間昼夜連続して計測信号を出し続ける事が出来ます。ザイリンクスのFPGA、Virtex4シリーズを使用したFPGAボード(左側)、並びに超低消費電力CPLDを使用したボード(右側)です。「高速FPGA」Spartan、Virtex等のシリーズには「DLL」が内蔵されており、クロック入力端子から入力した信号を自由に逓倍したり分周したり出来ます。これらはそれぞれ自由に整数で指定出来るので例えば100MHzのクロックを入力して6逓倍したものを5分周すると120MHzのクロックが生成出来ます。最近のクロック発振器は殆どがPLLなのでクリスタルを注文していた時の様に納期との兼ね合いで苦しむ事も無くなり、この機能の必要性はあまり感じられませんが、使用周波数が高くなると少し様子が変わります。100MHzを超えたクロックが必要な場合、発振器の品種が少なくなり価格も上がります。FPGAまでの信号伝送も注意が必要となる為それだけでも設計上のリスクが高くなってしまいます。この時DLLを使用すると一旦クロック入力端子までは任意の低い周波数で接続してその後内部で逓倍をすれば発振器の価格や信号の取扱に悩む必要も無くなります。DLLからは90度、180度、270度の位相シフトされた信号がグローバルラインで使用できるので安定した高速処理が気楽に行えます。これらの信号を高周波のスペアナで観測すると予想以上に安定なスペクトルをしています。峡帯域のアナログ伝送用途に使用できる程のCNではありませんがバースト状にキャリアを送信するシステムにはそのまま使えそうです。信号レベルも十分あるので簡単な電力増幅を行えばそのまま電波として飛んで行きます。受信にMicrelのICなどを使用すればあまり無線の知識が無くてもキーレスエントリーや制御装置が作れます。そんな事をしながら上記写真では300MHz付近まで逓倍して内部処理及び外部デバイスとの接続を行っています。写真では残念ながら見えませんが、基板は50Ωのインピーダンスとなるように設計されており、内層に於いて線路長や特性インピーダンスを調整し、LVDSやSSTL等の入出力端子を持つ周辺の高速デバイスに接続しています。右の写真のCPLDはアナログ処理のA/Dの制御やデータストリーム生成の為にSRAMのバッファを使用しながらもCPLDでの消費電流が1.8V動作で約100マイクロアンペア、周辺ロジックを合わせると約200マイクロアンペア以下の電流で全ての動作を行っています。CPLDではクリスタルの発振が出来ないので外部に設けたCMOSデバイスで時計用のクリスタルを発振させていますが全ての回路が極めて高インピーダンスとなる為ロジック回路を取り扱っている感覚がなくなってしまいます。