キャラクタ・ディスプレイ・コントローラの仕様は、”キャラクタ・ディスプレイ・コントローラの仕様の変更”に書いた。9~7ビット目の3ビットとする。6~0ビット目はキャラクタコードとする。選択したら、エラーになった。failed.・SDKからFPGAをコンフィグレーションできないので、iMPACTからコンフィグレーションした。選択して、デバックモードへ。データをWriteしたが、Readはできなかった。することができて、画面をみてもキャラクタが正常に表示されている。AXI4バスに接続すると、Write/Readできないのかわからない?そのためシミュレーションを行うことにした。(2010/03/21:追加)シミュレーションは、キャラクタ・ディスプレイ・コントローラのAXI4バス・スレーブIPのCDC_axi_slaveのCDCが大文字のためシミュレーションがエラーになってしまった。ここは小文字にするべき。入れて確かめてみることにする。FPGAは13.4から正常に出来なくなりました。Data2Memでエラーになります。僕の環境(Win7-x64)ではこの現象はSDKを単体で起動していると発生します。SDK」からSDKを起動したときには正常に書込みできます。異常時と正常時ではSDKのコンソールに表示されるData2Memの起動コマンドラインが違っているので、おそらくSDK起動時の環境変数の設定が違っているのだと思います。]連投ですみませんAXI-Liteで動作してAXIで動作しないのは、おそらくMicroBlaze(以下MB)のキャッシュ領域とIPのアドレス範囲が合っていないためです。Cache)ポートに接続しているのでキャッシュ有効アドレス範囲内で、キャッシュ有効でないとアクセスされません。Peripheral)ポートに接続しているので、キャッシュ範囲外なら常にアクセスされます。AXIに接続するなら、IPのアドレス空間がMBのキャッシュ有効アドレス範囲内に入っている事を確認して下さい。Addresses」を実行すればMBのキャッシュ有効アドレスも含めて設定されます(はずです)。キャッシュ有効範囲内でも、MBのMSRレジスタでデータキャッシュが有効になっていないとDCからはアクセスされません。Accesses」のチェックがオンになっていれば、MSRの設定に関係なくキャッシュ有効範囲内ならばDCからアクセスされます。この場合、MSRでキャッシュ有効になっていなければシングルアクセスになります。ちなみにこのIPはバースト対応しているようですが、MBからキャッシュアクセスする前提ですか?ライト時はライトスルー動作で問題ないと思いますが、MBのキャッシュリードはクリティカルワードファーストのラップバーストが出てきます。]はまってますが、これはiMPACTでコンフィグすれば問題ないようです。FPGAでエラーになります。]windyさん、詳しい説明、本当にありがとうございます。それでMCBはアクセスできて、自作スレーブIPはアクセス出来ないのですね。キャッシュリードはキャッシュラインサイズのラップバーストですね。これには対応していません。Accesses」のチェックがオンになっている可能性があると思います。教えて頂いたことを参考にやってみます。URLhttps://marsee101.blog.fc2.com/tb.php/2091-9f8e0748この記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。