Countの値は毎回違っている。これは、M系列による擬似乱数でバースト数を決定しているためだ。WriteもRead同様になっている。これで、AXI4バスの各パラータを一応モニタすることができるようになった。Monitorで観測しているcdctest_axi_master_v1_00_aの概要を再度示す。cdctest_axi_master_v1_00_aは、キャラクタ・ディスプレイ・コントローラAXI4スレーブIPを駆動するAXI4マスタIPとして作られている。仕様や作成過程については下のブログ記事を参照のこと。コメント:0プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。