FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。ModelSimでinit_signal_spyを使ってVHDLの他の階層のsignalをミラーする今、ModelSimでCMOSカメラ・ディスプレイ表示回路のシミュレーションをしている。SRAMモデルやCOMSカメラモジュールモデルを接続してテストしている。CMOSカメラの転送レートはディスプレイ表示回路の半分なので、RGB出力は最初の垂直フレームはずっと0のままになってしまう。すると40msくらいシミュレーションしないとだめということになる。それかクロックを驚異的に速めるという方法もあるな~。そこでSRAMモデルの方でReadの時に、SRAMに書き込まれたデータではなく、自分で生成したデータを出して回路をデバックしようと思った。process;下のように、Upperが55から+1、LowerがAAから+1になるように書き直した。来たときに1になる信号だ。この信号は本来SRAMモジュールには来ていないが、最初のデータを決めるために、どうしても使いたい信号だ。使ってみようと思った。見るともう1つ引数が増えているようだ。することができようになるようだ。記述をSRAM(IS61LV25616)のモデルに加えた。後に下のように記述した。ミラーすることができた。定義しておく必要がある。上は相対パスだが、下のように絶対パスでもOK。process;実際のコード例は”CMOSカメラから画像を入力してディスプレイへ出力9(モデルの説明)”を参照。URLhttps://marsee101.blog.fc2.com/tb.php/1253-0a5a160aこの記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。