今まで隠れていた出力信号が表示されるようになった。行ったところシミュレーションが成功した。シミュレーションを行った。私の古いパソコンで4時間40分かかった。見事にシミュレーションができた。シミュレーションが出来るようだが、まだ未サポートの事項があるようなので、注意が必要だ。対応してくれるととても嬉しい。試しにインプリメントしてみました。インプリメントも通ったので、問題なさそうです。1つ回路を実際に作ってみて、ZedBoardで動作させてみようと思います。1に変更するとかで出来ませんかね~。ハズしてたらごめんなさい。]ikwzmさん、いつもありがとうございます~。おかげ様で、シミュレーションができました。axi_vdmaのプロパティをtclスクリプトで変えているだけですよね。冷静に見れば、分かりそうですが、分からなかったです。ありがとうございました。URLhttps://marsee101.blog.fc2.com/tb.php/2709-71149ba9この記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。