これはとっても便利だ。レイテンシとスループットを同時に満たす必要がある分野でFPGAをHDLで設計しているとレイテンシをギリギリまで切り詰めて設計するので、どうやっても動作周波数が確保できない時がある。HDLで作っているとパイプラインの段数を増やすことになり、HDLを書きなおす必要が出てくる。C及びC++からの高位合成でアルゴリズムを書いておけば、動作周波数によって、レイテンシを自動で決定してくれるので、ソースを書き直す必要がなく、とっても便利だと思う。URLhttps://marsee101.blog.fc2.com/tb.php/3055-8b7f68c2この記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。