新構造デバイスの模索〜集積回路〜今日までLSI業界の発展を支えてきた基本原理の一つは、1974年にIBMのR.Dennardらが提唱したMOSFETのスケーリング則[1]である。バルクSiの上に作製した平面型MOSFETの寸法を物理的に一定の比で縮小することにより、素子の高集積化および高性能化が図れるとする。SiO2によるゲート絶縁膜のトンネル電流など、多くの制限要因があることも判った。gate材料の採用などの新技術で乗り切り、微細化はその後も途切れることなく進行した。設計寸法が100nm以下になり、ショートチャネル効果が一層厳しく現れると共に、リーク電流の抑制、キャリア移動度の低下が厳しくなると、高速化と低消費電力化を両立させることが難しくなってきた。チャネル不純物の統計的なばらつき[3]など、新たな要因も顕在化するに及び、バルクSiによる平面型に代わる、新たなMOSFET(CMOS)構造の必要性が議論されるようになった。よる部分空乏化(PD)型素子[4]である。SOI基板の上にMOSFETを作製することにより、ドレインの寄生容量を低下させ、高速化と低消費電力化を実現した。Geチャネル[7]、あるいは化合物半導体チャネル[8]など、種々の新構造が提案された。このうち、平面構造によるFD-SOI素子では、従来の平面技術がそのまま使える利点がある一方で、短チャネル効果を抑えるために、チャネルSiの薄膜化が厳しく要求され、また、その寄生抵抗を低減する必要がある。FinFET、マルチゲートトランジスタでは、平面型FD-SOI素子ほど、Si膜を薄くする必要はないが、チャネルが立体的になるため、その寸法制御が難しくなる。Geチャネル、化合物半導体チャネルでは、Si技術との整合性、ゲート絶縁膜技術などが大きな課題となる。2009年版[9]の予測する、MOSFET構造の変化とその実現年を示す。