STM交換機は呼の生起、消滅に伴い回線を交換接続するように、ATM交換機も呼の生起、消滅に従いVCの交換接続を行う。STMのパス切り替え装置は呼毎には切り替えず、接続パターンが変更されない限りその接続状態は変わらないことと同様にVPHでも接続パターンが変更されない限りその接続状態は変わらない。VPH,通常の運用方法では高々時間のオーダでしか接続の変更は生じない。高機能が付与されるが、VPHにはこれらの機能は付与されない。subscribersTM網とATM網が混在し、それら網を相互に接続する必要があり、STM情報とATM情報との相互変換が必要になる。本発明はSTMのパスをATMのVPを利用して転送する形態に関するものである。431、432、433、434、435および436は伝送路で、ATM交換機については本発明には関係しないため図示を省略してある。STM交換機412、413および414の内部は図示を省略するが、STM交換機411と同様の構成とする。STM−ATM変換装置154でパス単位、例えば6チャネル単位が一つの情報としてセル化される。AAL制御情報やヘッダにはVPIとVCIが付加される。STMハイウエイ157の特定タイムスロット群にSTMのパス情報が出力される。411とSTM交換機413の間に一定数の通信チャネルを設定する必要がある。ATM情報に変換するように一般的に構成されることが考えられていた。ATM特徴を十分生かすことができない課題がある。sufficiently.【0010】本発明の目的は、前記の課題を解消することによりATMの特徴を生かした経済的な網構成が可能となるSTM−ATMの相互変換制御方式を提供することにある。cells,前記変換手段は、最小パス単位と仮想パス識別および仮想回線識別との対応を変換すべき最小パス単位の個数に対応して可変にし、未使用の最小パス単位には空きセルを対応付ける可変対応付け手段を含むことを特徴とする。means.【0012】また、本発明は、前記可変対応付け手段は、変換対象の最小パス単位の個数の最大数nをあらかじめ定め、時間に応じて使用可能な最小パス単位の個数をm(n≧m)とし、(n−m)個の未使用の最小パス単位に対しては空きセルを対応させる手段とすることができる。け手段は、STMのパス上の情報をATMのセルに変換する過程において、最小パス単位とVPIおよびVCIとの対応付けを動的に行えるように構成し、また、最小パス単位の容量を変更して空きのパスとする場合には、空きとしたパスの部分を空きセルに対応させる。VCIとの割り付けが動的に制御されるため、トラヒック変動等に対して柔軟な網運用が可能になり、通信網の総合的な経済化が可能となる。m)とし、(n−m)個の未使用の最小パス単位に対しては空きセルを対応させることができる。実施例について図面を参照して説明する。STM-ATM変換装置のSTM情報からATM情報への変換部を示すブロック構成図である。156は中央処理装置153との制御線、431は伝送路、101から124は情報線である。line.【0019】ここで、STMハイウエイ157には情報がバイト多重され、最小パスの単位を連続したmタイムスロットとし、これを最小パス単位とここでいう。簡単なために、以降、最小パス単位をm=6チャネルとする。unit,最小パス単位番号とタイムスロットとの関係に制限はない。ここでは簡単なために最小パス単位#1がタイムスロット#1から#6に、最小パス単位#2はタイムスロット#13から#24、以降同様、と仮定する。assuming.【0020】フレーム同期回路52は、STMハイウエイ157から情報線101を介してSTM信号を入力し、周知の技術によりSTMのフレーム同期を取り、情報線102を介してカウンタ53をフレーム位置でリセットする。カウンタ53の値は情報線103を介してデコーダ54に入力され、カウンタ値がデコードされて最小パス単位毎にタイミングパルスが情報線104および105に出力され、アンド回路55および56を介してSTM情報がその最小パス単位に相当するメモリ57および58に選択入力される。従って、図1では省略してあるが、通常はメモリ57等はSTMの最小パス単位の必要個数であるn個が用意される。58に対応するものと仮定する。以降、同様に周期的にメモリ57および58に各最小パス単位の情報が書き込まれる。ATMハイウエイ65に読み出される。header,例えばその番地は最小パス単位番号に対応し、最小パス単位番号に対応する番地にはVCI、VPI、その他の制御情報が中央処理装置153から制御線156、インタフェース回路74および情報線118を介して既に書き込まれている。タイミング回路60は、シーケンス番号付加回路66および67ならびにメモリ59の内容をATMハイウエイ65に読み出してセルを構成するためのタイミングパルスを発生する回路である。最小パス単位#1の情報をセル化するタイミングになると、最小パス単位#1である情報を情報線117に与え、メモリ59は最小パス単位#1に対応する1番地に書かれているヘッダを情報線110に読み出す。64TMハイウエイ65に出力される。64を介してATMハイウエイ65に出力される。(AAL制御情報としてのシーケンス番号、シーケンス番号保護を含む)が合成され、一つのセルが構成されたことになる。同様に最小パス単位#nの情報をセル化するタイミングになると、情報線117に最小パス単位#nの情報が与えられ、情報線113および112にタイミングパルスが続いて出力されて、最小パス単位#nの5バイトのヘッダと48バイトの情報がセル化される。cellification.【0022】ATMハイウエイ65の速度は、STMハイウエイ157の速度の少なくとも53/47倍以上が必要であることは勿論であるが、標準化されたSDHインタフェース71の速度に依存する。STM-15.52Mbpsの場合には、STM−1で運ばれる情報領域のペイロード速度は150.336Mbpsになる。69からの空きセルをアンド回路68およびオア回路64を介してATMハイウエイ65に送出する。values,例えば、VPIおよびVCIが全て0の場合をここでは空きセルと定義する。従って、空きセルパターン発生回路69はVPIおよびVCIが全ての0のパターンを発生する。0,他の情報13(図5参照)が何であっても空きセルと判断される。このようにして、ATMハイウエイ65は隙間なくセルで満たされることになる。156、インタフェース回路74および情報線121を介して中央処理装置153からあらかじめ設定される。Overhead)が付加されてSDHに変換され、SDHインタフェース71に出力される。4,1990).SDHインタフェース71上のATM情報は伝送路終端回路73を介して伝送路431に送出される。STM-ATM変換装置のATM情報からSTM情報への変換部を示すブロック構成図である。157はSTMハイウエイ、431は伝送路、74はインタフェース回路、156は制御線、301〜329は情報線である。lines.【0026】ここで、メモリ207および209ならびにシーケンス番号検査回路220は最小パス単位#1に対応し、メモリ208および210ならびにシーケンス番号検査回路221は最小パス単位#nに対応するものとする。220等は必要とする最小パス単位個数分のn個が用意されることになる。SDH分解回路223でSOHが除かれ、ペイロードにあたるATM情報がATMハイウエイ201に出力される。224−1(155.520Mbps)とすればATMハイウエイ201の速度は150.336Mbpsとなる。202は情報線302にタイミングパルスを発生し、アンド回路219を介してヘッダがセル分析回路218に入力される。to.【0028】メモリ203はVPIおよびVCIと最小パス単位番号との関係を記憶するメモリであり、例えば、VPIおよびVCIを番地とし、当該アドレスには最小パス単位番号が書かれている。メモリ203に記憶する最小パス単位番号は、通常、呼の接続毎に中央処理装置153(図4参照)から制御線156、インタフェース回路74および情報線326を介して書き替えられる。address番が読み出され、デコーダ204に情報線305を介して最小パス単位#1が入力される。デコーダ204は最小パス単位#1をデコードし、情報線306にタイミングパルスを出力して、セルの情報部分48バイトをアンド回路205を介してシーケンス番号検査回路220に入力する。205.【0029】シーケンス番号検査回路220は48バイトの情報を受信し、AAL制御情報であるシーケンス番号を検査し、その結果を情報線312を介してエラー監視回路222に報告する。325、インタフェース回路74および制御線156を介して中央処理装置153で読み取ることが可能である。シーケンス番号検査回路220に入力された48バイトの情報からシーケンス番号とシーケンス番号保護の情報(AAL制御情報)を除いた47バイトの情報が情報線310を介してメモリ207に入力される。cell,これによりSTM情報に変換したときに情報の抜けおよび重複を防止するものである。メモリ203で定義されていないVPIおよびCVIをもつセル、例えば迷走したセルや空きセル等の場合、メモリ203のそれらVPIおよびVCIに対応する番地には最小パス単位番号が例えば0になっており、デコーダ204の情報線にはタイミングパルスが発生しないため、そのセルの情報は無視され、他に悪影響を与えることはない。other.【0030】タイミング回路217は、STMハイウエイ157にSTM情報を出力するためのタイミングパルスを発生する回路である。information27に発生すると、メモリ207のファーストアウトの47バイト情報がメモリ209に入力される。214ハイウエイ157に出力される。従って、1最小パス単位内の情報は連続したタイムスロットに展開されることになる。ここで、情報線319に発生するタイミングパルスと情報線327に発生するタイミングパルスの発生間隔は1:47の関係になり、メモリ209の47バイトの情報の転送が終了すると、情報線327にタイミングパルスが発生され、メモリ207のファーストアウトの情報がメモリ209に転送される構成になっている。STMハイウエイ157に出力される。157.【0031】以上の動作により、ATM情報がSTM情報に変換されることになる。217の制御で可能である。タイミング回路217のタイミングパルスのパターンは、制御線156、インタフェース回路74および情報線329を介してあらかじめ中央処理装置153から書き込まれている。153.【0032】図3はヘッダを記憶するメモリ59ならびにVPIおよびVCIと最小パス単位番号との関係を記憶するメモリ203の構成を示す説明図である。241はメモリ203の番地、および242は最小パス単位番号である。VCIに対応し、その対応した番地241には最小パス単位番号が書かれている。これらの番地にはあらかじめ値が中央処理装置153から制御線156、インタフェース回路74、ならびに情報線118および326を介して書き込まれる。VCIとの対応がとれればよいので、その対を記憶する一つのメモリに併合することも可能である。この場合には、最小パス単位番号からVCIおよびVPIを求めるには、当該メモリ内の最小パス単位番号フィールドをサーチし、一致した最小パス単位番号の番地のVCIおよびVPIを求めればよいが、図3の構成に比べてサーチ時間が必要になるため高速なメモリが必要になる。7,4を設け、図2のATM−STM変換部では、書き替え可能なメモリ203、タイミング発生回路217、アンド回路211〜213、オア回路214、およびインタフェース回路74を設け、中央処理装置153により制御できるようにしたことにある。to.【0035】次に、図4を参照してパスの設定法の例を説明する。413との間に例えば24タイムスロット、すなわち四つの最小パス単位を必要とし、STMハイウエイ157のタイムスロット#1から#24、すなわち、最小パス単位#1から#4を使用するものと仮定する。中央処理装置153はメモリ59の最小パス単位#1から#4に対応する番地にVPIおよびVCIを制御線156、インタフェース回路74および情報線118を介して、最小パス単位番号VPIおよびVCIとの対応を表1に基づいて書き込む。VPH421、422および423のVPルーチングテーブルは設定されているものとする。VPIはVPH間の局所定義番号であるため、伝送路435上ではVPIは変更され、例えば、VPI#4に変更されている。中央処理装置153は、メモリ203の前記VPIおよびVCIに対応する番地に最小パス単位番号を表1に基づき書き込む。423でルーチングされ、伝送路431上ではVPI#3に変更されているものとする。表1ではVCIの値が#1から連続値であるが、特に連続値である必要はないことは明らかである。58のヘッダが付加されてSTM交換機413にルーチングされる。153を介して同様のデータが書き込まれており、所定のタイムスロットの位置にSTM情報が出力される。i.e.,最小パス単位#5から#7を使用するものと仮定する。5956、インタフェース回路74および情報線118を介して、最小パス単位番号とVPIおよびVCIとの対応を表1に基づいて書き込む。technology,422および423を経由してSTM交換機414にルーチングされたものとする。4)従来の手順により呼を設定する。STM交換機413に到着する。VPHPIは変更になるため)、およびVCI#4のセルとして到着し、STMハイウエイ157の定まったタイムスロットに展開される。STM交換機411とSTM交換機414では、一たん、前記で説明したパスを設定すれば、呼処理レベルにおいては従来通り相互で認識したチャネルで通信が行われることと何ら異なることはない。level.【0039】以上の接続動作においては、最小パス単位番号とVPIおよびVCIの対応は固定的でよく、メモリ59および203の内容は固定的でよい。従って、メモリ59および203はリードオンリーメモリでよい。memory.しかし、本実施例のようにメモリ59および203の内容を任意の時点で書き替えられるように構成することにより、以下に説明する効果が生じる。414との交流トラヒックに対しては、昼間は2最小パス単位が、夜間は5最小パス単位が必要とすると仮定する。STM交換機413とには、昼間および夜間の最大値交流トラヒックに対する4最小パス単位が、また、STM交換機411とSTM交換機414とには同様に5最小パス単位が必要になり、合計9最小パス単位が必要になる。その結果、図1および図2で示した最小パス単位に対応して必要なメモリ57、シーケンス番号付加回路66、シーケンス番号検査回路220、メモリ207およびメモリ209は9個になり、また、伝送路431、433および434についても9最小パス単位に相当する伝送帯域が必要になる。表2は最小パス単位番号、VPIおよびVCIの内容を示す。昼間および夜間ともVPIおよびVCIは変わらない。414との交流トラヒックに対して最小パス単位#3から#7を割り当てる。154のハードウエアが経済化できる効果が生じる。7最小パス単位に対応する容量でよく、伝送帯域を減らすことができる。表3に示すように、昼間の未使用最小パス単位#7に、VPI=VCI=0を設定することにより、伝送路433等の伝送帯域を他の交流トラヒックに融通することができる。433等に占める伝送帯域は減少することになり、その減少分の伝送帯域を、例えばSTM交換機412とSTM交換機413とのトラヒックに融通することができる。2最小パス単位、夜間は5最小パス単位と仮定する。STM交換機414とのトラヒックとしてはその昼間および夜間の最大値である5最小パス単位が必要である。このため、伝送路433および434に確保すべき伝送帯域は両者の和である9最小パス単位に対応する帯域が必要になる。433および434に確保すべき伝送帯域としては、昼間の両者の和の6最小パス単位と、夜間の両者の和の7最小パス単位のうちの最大値である7最小パス単位に対応する伝送帯域で済み、前記のVPI、VCIおよびタイムスロットを固定にした場合に比して経済効果が生じる。411における、また、表5にSTM交換機412における最小パス単位とVPIおよびVCIとの関係を示す。STM交換機414にルーチングされるものとする。本実施例では、最小パス単位毎にVPIおよびVCIとの対応をとるように構成したため、前記のように時間帯によって必要とするチャネル容量が異なる場合に、異なるパス間で一方の未使用最小パス単位を他のパスに融通することが可能となる。invention,最小パス単位とVPIおよびVCIとの関係を可変とすることにより、また、未使用の最小パス単位に対し空きセルを割り当てるようにしたことにより、STM網間のパスをATM網のVPを利用して構成する場合において経済的な通信網を構成することができ、その効果は大である。DRAWINGS【図1】本発明の一実施例のSTM−ATM変換装置のSTM−ATM変換部を示すブロック構成図。FIG.【図2】本発明の一実施例のSTM−ATM変換装置のATM−STM変換部を示すブロック構成図。invention.【図3】図1のメモリ59と図2のメモリ203の構成を示す説明図。FIG.【図4】STM網とATM網の相互接続例を示すブロック構成図。network.【図5】ATMのセル構成を示す説明図。ATM.【図6】ATM網における伝送路の説明図。