動作確認を行ってみた。7.6*3.7cm/2.99x1.46inchと書かれている。基本発振周波数は2.2GHz~4.4Ghzでそれ以下は1/2,1/4,1/8,1/16,1/32,1/64のプリスケラーで分周して出力するようになっている。分解能はPLLの比較周波数に依存するため、基準信号とレジストリーの設定で色々出来るようであるが、Si5351PLL並みに面倒な設定が必要だ。今のところこのPLLをVFOとする予定はないので詳細のお勉強は後回しとして、色々公開されているファームウェアを使って動作試験を行った。ハードウェアは、Arduino-UNO、LCDシールドとこのPLLボードの3つである。(いづれも中華製である)これで35MHz-4.4GHzまでの発振試験が出来る。ハードウェアの構成及びファームウェアは以下をそのまま利用させていただいた。今回はオリジナル性はまったくない。http://f6kbf.free.fr/html/ADF4351%20and%20Arduino_Fr_Gb.htmこのPLL基板には基準クロックとして25MHzのクリスタル発振器が搭載されている。+-50PPMとかかれており、試験したところ1GHzで15KHz程度ずれていた。そこで手持ちの発振器(10MHz,+-2.5PPM)を外付けとした。これで取り敢えず1GHzで10Hz誤差程度に収まっている。35MHz,430MHz,2GHzの出力を見てみた。35MHzクロック等のスプリアスが見られるがBPFで十分削除できるレベル。430MHzスパンが広いので色々見えているが、BPF等で十分対処できると思われる。2GHz-1これを見るとかなり近接スプリアスが多いように見える。2GHz-2スパンを500MHzにすると基準10MHzのスプリアスと思われる。BPFでどれだけ削減できるか実験が必要だがコンバーターの局部発振としてなら十分使えそうだ。我家での発振周波数としては最高値を更新。4GHzも発振していると思われるが測定限界(3GHz)を超えており確認できない。PLLのLockが頼りである。これを使う予定としては、430MHzのトランスバーター用ローカル発振器である。28MHz親機でカバーできる範囲が2MHzなので、2MHzステップでローカル発振器を切り替えることにより430MHzの10MHzをカバーしようという企みである。出来れば1.2Gにも挑戦してみたいものである。これが$18.8とは驚きである。