投票FPGAで遊ぶAlteraアルテラFPGAに続き、ITインフラで遊ぶ[Active-HDL]Qsys生成回路のシミュレータ候補Alteraの評価キットNEEKを使って、画面に絵を出して遊びたいが、どうも以下のような流れで、いつも途中でつまずく。・Qsysで回路組む。・VRAMとして容量確保するため、外付けDDR使わざるを得ない。・なぜかVerilogとVHDLとSystemVerilogの混在言語で生成されるという嫌がらせ。Starterの遅いのを使う。・あまりに遅くて我慢できなくなる。・そもそもQsysの各IPの動作を理解してないので、あまりデバッグが進まず、やはりSimulatorが恋しい。DE(だったかな?)が、キャンペーンで1年間10万円以下。毎月8000円ちょっとという、趣味にしても比較的安いレベルかと。Aldec社にメンバー登録すると、評価ライセンスもらえそうなので、まずは、本当にQsys生成の全IPがSimulation出来るかいじってみたい。