[0001]【発明の属する技術分野】本発明は、配線基板及び半導体装置並びに電子装置に関し、特に、半導体装置の実装用配線基板の配線又は半導体装置のパッケージ内のリードによる配線のインダクタンスの低減と誘導性クロストークノイズの低減を行うことが可能な技術に関するものである。[0002]【従来の技術】デジタル回路の世界でも、高速化が進行し、アナログ回路の世界と同様に、例えば、基板回路の仕上がり状態が搭載される半導体チップの動作特性に影響するケースが現われてきた。ベタグランドとの間に挿入される絶縁体の材質、間隔、リード間ピッチ等により、線路(配線)の特性インピーダンスが決められるが、現在の製造技術の限界に近いディメンション領域で製作しているために、仕上がって見ないと搭載される半導体チップの動作特性に適した基板回路になっているか否かが明確にできない。アナログ回路の世界では半導体チップの動作特性を確認しながら合わせ作業をして接続位置などを手直しして調整している。Bonding)テープのような配線基板の使用が可能になったことから、30ミクロン(μm)〜60μmピッチの微細配線が可能になっている。[0004]【発明が解決しようとする課題】本発明者は、前記従来の技術を検討した結果、以下の問題点を見いだした。problems.【0005】前記の従来のデジタル回路の世界では、製作数量が絶対的に多くなるので、個別対応の様な形で合せ作業を実行するのが非常に難しくなるという問題があった。form.【0006】また、系統的な不良に対しては、代表サンプルを選定して調整作業の手順を明確にして作業工程の流れの中に調整方法を組み込む方法しかとれない。少なくとも、こうした流れ作業の中に組み込みが可能な調整手段を確保しなければならないという問題があった。TABテープのような配線基板の微細ピッチ配線のリード間の電磁界結合によるノイズ発生が新たな問題として現われ、無視できなくなってきた。30μmのスペースを離して配置したリード間にリンギング(共振)現象が発生してクロックパルスの信号波形が著しく崩れるという問題があった。)を実装した場合は、パッケージ内のリードによる配線間の相互インダクタンスによるノイズの影響が動作特性上問題となっている。problem.【0009】本発明の目的は、一般の配線基板に配設されている配線又は半導体パッケージ内のリードによる配線のインダクタンスの低減と誘導性クロストークの低減が可能な技術を提供することにある。deviceABテープ等の配線基板に配設されている配線又はその半導体パッケージ内のリードによる配線のインダクタンスの低減と誘導性クロストークの低減が可能な技術を提供することにある。capable.【0011】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。[0012]【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。substrate,該配線に近接する位置に電磁波遮蔽膜(金属箔)を配置した配線基板である。しての必要な物性値の条件、及び適用周波数条件を、配線のインダクタンスと誘導性クロストークを低減するように選定したものである。chip,封止材で封止してなる半導体装置である。material.【0016】(4)前記(1)の配線基板と、その上に実装される前記(3)の半導体装置とを備えた電子装置である。thereon.【0017】前述した手段によれば、配線基板の配線又は半導体装置内のリードによる配線に近接する位置に配置された電磁波遮蔽膜上に、前記それぞれの配線に流れる電流により発生する磁束を打ち消すような方向に渦電流が流れるので、配線のインダクタンス(自己インダクタンスと及び配線間の相互インダクタンス)と誘導性クロストークを低減することができる。これにより、電気信号の信頼性及び伝播速度の高速化がはかれる。achieved.【0018】以下、本発明について、図面を参照して実施形態(実施例)とともに詳細に説明する。15はグランド配線(GND)、16は絶縁膜(ポリイミド膜)、17は電磁波遮蔽膜(金属箔)である。(Vdd)14、グランド配線(GND)15等の配線を配設した構成になっている。like.【0021】前記プリント配線基板の絶縁基板11の上に設けられた信号配線12、制御配線13、電源配線(Vdd)14、グランド配線(GND)15等の配線上には半導体装置等のリードを接続するためのリード接合部が設けられている。provided.【0022】前記電源配線(Vdd)14とグランド配線(GND)15との間に複数本の信号配線12と制御配線13が配設されている。前記リード接合部には、例えば、LSIのDRAMの半導体チップを収納したパッケージが電気的に接続される。この接合部は、前記配線上に感光性ポリイミド等の絶縁膜を施して写真触刻技術で所定寸法の穴をあけ、その配線(銅箔;18μm)の上にSnメッキ(1〜10μm)などのメッキを施して形成される。plating.【0023】図2は図1に示す配線に流れる電流、配線の周りに発生する磁界及びそれにより発生する渦電流を示す模式断面図、図3は図2の電磁波遮蔽膜17上に現われた渦電流を示す平面図であり、Hは磁界、Isは渦電流である。current.【0024】本実施例1のプリント配線基板においては、図2に示すように、配線に流れる電流により、配線を囲むように、矢印で示す磁気回路(磁界H)が形成され、電磁波遮蔽膜17に相応する媒体の透磁率(周辺に強磁性体が無い場合は比透磁率=1.0を採用)に対応する磁束密度の磁束が発生する。この磁束を打ち消す方向に電磁波遮蔽膜17上に渦電流Isが現われ、磁束密度を低減する作用が働く。15等の配線に流れる信号電流と周囲に発生する磁束数と電磁波遮蔽膜17に現われる渦電流Isには、以下の関係がある。nds)Bは磁束密度、nは法線の単位ベクトル、Hは磁界(∫cH・ds=I)、Iは配線路に流れる信号電流である。渦電流Isは矢印で示される磁束の磁束密度を低下しており、この磁束密度の低下がインダクタンスの低下につながり、磁束が鎖交して現われる誘導性ノイズも低下する理由となる。decrease.【0026】前記数1の式に示す関係式に従うと、以下の特性(ア)〜(エ)が明らかになった。revealed.【0027】(ア)近接する電磁波遮蔽膜17は、特別な電位を設定する必要が無く、ただ近接するだけで渦電流効果を引き出せる。図4に電磁波遮蔽膜17に発生した渦電流により低下する信号配線や制御配線等の自己インダクタンスを具体的にシミュレーションにより確認した結果を示す。17.【0028】従来は、信号配線12に流れる電流のリターン電流を電磁波遮蔽膜17に流す都合から電磁波遮蔽膜17は接地電位または電源電位などの特定の電位を設定する必要があった。12に流れる電流と逆方向になることから相互インダクタンスも加味した実効インダクタンスが見かけ上小さくなることを利用していた。従来技術は、リターン電流による実効インダクタンスが低減する効果を期待したが、本発明は渦電流による低減効果を期待しており、考え方が異なる。従って、電磁波遮蔽膜17には適当な電位を与えても構わないし、設定する必要性も無い。12に近づくに従いその効果が向上する(図4参照)。図5は近接される電磁波遮蔽膜17の有無によるインダクタンスの変化(100MHzでの測定値)とリードピッチに対応するリード間の相互インダクタンスの変化を示す図である。close.【0030】(ウ)周波数が高くなるに従い効果が現われる(図4参照)。4).【0031】(エ)電磁波遮蔽膜17の電気伝導率が高くなる程渦電流によるインダクタンス低減効果が現われる(図6参照)。図6は電磁波遮蔽膜17の固有抵抗値は自己インダクタンスの周波数による変化を示す図である。self-inductance.【0032】この効果を有効に引き出すために、対象とする配線路を以下のものに制限する。following.【0033】(1)電磁波遮蔽膜17の材料は、銅、アルミニウム、金、銀、クロム等の高導電率を有する材質又はそれらを主成分とする合金とし、体積固有抵抗が常温で30μΩ・cm以下のものとする。following.【0034】(2)配線路と電磁波遮蔽膜17との近接距離を150μm以下とする。渦電流による磁束低減効果を引き出すためには、前記近接距離を制限する必要があり、50μm以下にすることが好ましいが、ここでは対象とするTABテープキャリアの誘電体厚さを勘案して最大厚さ150μmを最大近接距離に設定する。distance.【0035】(3)対象周波数はデジタル回路の高速伝送線路を対象とする。frequency1GHzのデータ伝送が必要になってきた。このことから、正弦波周波数で10MHz〜15GHz程度までを対象範囲とする。この周波数以下では、渦電流による磁束低減効果があまり期待できないので、対象範囲から外した。transmission,この部分の波形をフーリエ展開して正弦波周波数に分解し、いくつかの周波数成分として考え、最も波高値の高いものを基本波として、その基本波の第15高調波成分まで考えるとして、前記周波数範囲とした。B−B'線で切った断面図、図10は図9に示す電磁波遮蔽構造の詳細構成を示す展開断面図である。10において、21は半導体チップ、21Aは半導体チップ21の外部電極(ボンディングパッド)、22は電磁波遮蔽膜、23は絶縁膜(ポリイミド膜)、31は半田ボール、32はCSPタイプBGA構造のパッケージ内のリード(銅箔配線)、33は半田ボール搭載穴加工済みのポリイミド膜(絶縁膜)、34はエポキシ系樹脂等からなる接着剤、35は半田ボール搭載穴、36は熱可塑性ポリイミドやBステージエポキシからなる熱可塑性接着剤である。embodimentRAMは、図7〜図10に示すように、高速メモリに使われているマイクロBGAパッケージであり、半導体チップ21の外部端子が半導体チップ21の片面側に配置されたものである。半導体チップ21の主面の外部電極(ボンディングパッド)21Aは、半導体チップ21の主面のチップ端に沿って配置されている。9に示すように、この外部電極21Aが配置されている領域以外の領域上に熱可塑性接着剤36を介して電磁波遮蔽膜(金属箔)22が設けられ、その上に絶縁膜(ポリイミド膜)23が設けられる。/Gnd用のリード32が設けられている。リード32の端子部32Aは半導体チップ21の主面上の外部電極(ボンディングパッド)21Aに電気的に接続される。21.【0038】前記リード32からなる配線の上に半田ボール搭載穴加工済みのポリイミド膜(絶縁膜)33が接着剤34により接着され、半田ボール搭載穴35の上に半田ボール31が設けられている。.【0039】図7の配線はTABテープにより微細配線を構成しているので、最も近接するリードのリード間のスペースは40μmに設定されている。この配線に対して電磁波遮蔽膜を配置しないで配線部に図11のクロック・パルスを伝送すると図12のように伝送するパルス波形が乱れ、リンギング(共振)を引き起こす。リード間のスペースを広げると図13のようにリンギングの程度も緩和されるが、折角のTABテープによる微細配線を犠牲にせざるを得なくなってしまう。パッケージの小型化にも反する。film,近接するリードへのクロストーク・ノイズの発生状態を確認したものである。リンギングがおさまり、非常にノイズの少ない波形が得られた。obtained.【0040】配線リードを伝送するパルス波のエネルギーが隣接する配線リードに磁気エネルギーの形で伝播する。これがリード間に形成された静電容量に静電エネルギーとして一旦蓄積され、その蓄積されたエネルギーを再放出する際に、磁気エネルギーの形で隣接する配線リードに伝播する。このように磁気エネルギーと静電エネルギーのエネルギー形態を交互に変えることによりエネルギーが伝播するので同じ個所でエネルギー形態のみが変わるとリンギングの条件が形成される。この時の振動周波数fは、磁気エネルギーの伝達係数となる実効インダクタンスLと静電エネルギーを貯える静電容量Cの値から以下の数2の式から求まる。通常はこのエネルギー変換の過程に抵抗損失等によるエネルギー消費があり、補給されるエネルギーに対してエネルギー消費が大きければ、リンギングがおさまる。介在する抵抗が小さいと抵抗損失が小さいので、配線リードを伝送するパルスから継続的にエネルギーが補給される条件が形成される為、永続的にこのエネルギー変換が行われ振動する。図15(a)は上記の関係がパッケージの配線部分だけで形成されている事を等価回路で表したものである。61は半導体チップの端子とパッケージの配線との接続部、62はパッケージの配線、63はパッケージの配線とプリント配線基板との接続部、Lsは自己インダクタンス、Mはパッケージ配線間の相互インダクタ、Cはパッケージ配線間の静電容量である。接地回路についてはパッケージ部分では独立して配線されていたものでも半田ボールを介してプリント配線基板に接続された段階で共通のベタグランド(GND)でショートすることになる。図15(b)はプリント配線基板に搭載された条件を加味して組み立てた場合のラダー型の等価回路である。半田ボールを介して共通のベタグランドに接続されて、ショートしている接地回路であってもそのショートした箇所の抵抗は非常に小さいので継続的に供給されるエネルギーをこの部分の抵抗損失だけで消費できない。場合は接地回路のようにプリント配線基板の共通ベタグランドのようなものが無いが、配線間の相互インダクタンスM及び配線間の静電容量を介して(b)図のように隣接する配線間でループを形成してループ内を電流が流れる条件が形成される。考えられる抵抗成分は僅かにパッケージの配線部分の抵抗しかないので、接地回路よりももっとエネルギー消費が少なくなる。このループ部分では配線の自己インダクタンスLsと配線間の相互インダクタンスM及び配線間の静電容量Cから構成されるLC回路しか構成されないので、数2の周波数付近になると発振条件が容易に整う。抵抗損失を期待できないので、相互インダクタンスMを介して供給されるエネルギーを制御するしか発振を制御する方法がない。配線間隔を広げて対策したケースが、図13の結果であるが、この場合は配線微細化に反する方法になる。14の結果であり、電磁波遮蔽膜を設ける方法である。ループ電流が現われるのは電磁波遮蔽膜(金属箔)上にも現われるが、この場合はインダクタンス成分が著しく小さい上、ループ内に蓄積される静電エネルギーは無視できる程度なので、供給されるエネルギーは電磁波遮蔽膜(金属箔)の導伝率との関係で現われる渦電流損失として消費される。渦電流成分による発振は考え難い。1によれば、配線に近接する位置に配置された電磁波遮蔽膜17上に、パッケージの配線(リード)に流れる電流により発生する磁束を打ち消すような方向に渦電流が流れるので、配線のインダクタンス(自己インダクタンス及び配線間の相互インダクタンス)と誘導性クロストークを低減することができる。信号伝送の高速化の可能性が見えてきた。seen.【0043】なお、本実施例2では、チップ端子の位置がチップ端に沿うものについて説明したが、チップ端子がチップの中央部分に位置して信号用半田ボールと電源/GND用半田ボールが左右に分離して配置された例であっても良く、本発明は実施例2に限定されるものではない。structureMの半田ボールの配置であってもよい。M.【0044】また、リード32と半導体チップ1との間に絶縁膜23を介して電磁波遮蔽膜(金属箔)22を設けることにより、半導体チップ21に与える電磁波の影響を防御することができるので、駆動電圧や伝送路におけるクロック信号等の信号にノイズが乗るのを低減することができる。信号用配線に近接して電磁波遮蔽膜(金属箔)22を設けることにより、信号配線のインダクタンスを低減することができるので、信号及びデータ等の伝送速度を速くすることができ、装置の駆動速度の高速化がはかれる。BGAパッケージにおける半田ボール端子配列例を示す。TABテープの配線面を半導体チップ41側に設定した場合のものである。43/電磁波遮蔽膜42/絶縁膜44の複数層構造体を用いる。18μm〜50μmとする。絶縁膜43,44の厚さについては標準的に75μmが採用されているが、本発明において、電磁波遮蔽膜47による渦電流効果(電磁波遮蔽効果)を引き出すには絶縁膜はできるだけ薄い方がよい。図16(a)の実施例は前記絶縁膜43,44の絶縁効果の兼ね合いがあるので、50μm〜100μmの厚さを持った絶縁膜を電磁波遮蔽膜42の両側に貼り付けた材料を用い、この複数層構造体をTABテープに貼り合せ、その上から半導体チップ41を搭載して構成する。41を設けてBGA構造のパッケージに組み立てる。TABテープ配線面を半田ボール側に設定した場合のものである。前記図16(a)と同様に、絶縁体の芯に電磁波遮蔽膜(銅箔)を設けたものを使用する方法も考えられるが、電磁波遮蔽膜(銅箔)による渦電流効果を引き出すためにTABテープの配線面に銅箔を裏打ちした構造のものを適用した例である。この場合TABテープの配線面と反対側に配置された(裏打ちされた)銅箔が電磁波遮蔽膜となる。これによれば、TABテープフィルムの厚さがそのまま電磁波遮蔽膜(銅箔)47との近接距離となるので、TABテープフィルムの厚さを薄くした分だけよけいに渦電流効果を引き出すことができる。25μm~100μmの厚さである。この場合の作製方法は、前記図16(a)の構造の作製方法と大差はないが、半田ボールの搭載面にはソルダーレジストを塗布して、配線面の絶縁を保護する必要がある。ソルダーレジストの厚さは20μm〜30μmあれば十分である。ソルダーレジストの厚さは特に本発明上では規定する必要はないが、構造的に必要な構成材である。42,47の上に絶縁膜44又は51を介して信号用リードを配置したことにより、信号用リードに近接して電磁波遮蔽膜42,47を設けることにより、信号用リードのインダクタンスを低減することができるので、信号伝送速度を速くすることができ、装置の動作速度の高速化がはかれる。半導体チップ41に影響を与える電磁波の影響を防御するので、駆動電圧や伝送路におけるクロック信号等の信号にノイズが乗るのを低減することができる。line.【0049】なお、前記本実施例1,3においては、配線基板としてプリント基板又はTABテープを用いた例で説明したが、本発明においては、配線基板はプリント基板及びTABテープに限定されるものではなく、絶縁基板上に配線が配置されている配線基板であれば、どのような配線基板であってもよい。invention,前記実施例に基づき具体的に説明したが、本発明は、前記実施例1,2,3に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。thereof.【0051】次に、高周波領域のノイズ発生の原因について説明する。図17(高周波領域のノイズ発生の原因を説明するための図)に示すように、高周波領域におけるノイズ発生の原因には以下の4種が考えられ、回路の状況によって、検討が必要なもの、不要なものが考えられる。図17において、39は半導体チップ中のトランジスタ回路例である。接地電位の変動に対してはグランド・バウンシングと称して電源電位の変動と区別して検討を加えてきた経偉がある。ground,基本的には以下に示すように同じ理屈から現われる電位変動のことをさす。無く、線路のインダクタンス成分と流出入する電流の値で決まる電位が変わってしまう。対策としては以下のことが考えられる。多重に設定して、流出入する電流が特定の回路に集中しないように分散することである。インダクタンスを小さく制御することとなり、このインダクタンスを小さくする方法としては、銅箔等の電磁波遮蔽膜(金属箔)22を近接して配置して渦電流による効果を活用する。この種のノイズには誘導性のノイズと静電容量的なノイズの2種があり、実際に問題が発生している場合には両者が同時に発生している場合があり、分離が難しい面がある。ある線路に流れる電流により発生する磁束が隣接する線路と鎖交してその隣接線路間の相互インダクタンスMが逆起電力Vの値を決めるので、相互インダクタンスMが関係する。本発明に係る近接する電磁波遮蔽膜(金属箔)22に現われる渦電流Isが磁束そのものを減小するように現われるので、相互インダクタンスMを著しく低減する効果がある。本実施例2では、通常測定される相互インダクタンスMの1桁程小さい値に低減した実測データが得られた。この電磁波遮蔽膜(金属箔)22に現われる渦電流Isの効果は、外部のノイズから内部にノイズを侵入させないばかりか、内部で発生するノイズを外部へ漏らさない効果もある。図18(a)に示すように、信号線1'(信号用リード32に相当する)に電流Iが流れていると、信号線2'(信号用リード32に相当する)にはV=jωM×Iの逆起電力が現われる。線路間に形成される静電容量C1,C2,C3が関係して容量分圧の形で隣接する線路にノイズ電圧が現われる。C3の分圧比率でノイズ電圧が決まるので、対地静電容量Cgに対して線間の静電容量C1,C2,C3を小さくできれば問題はない(図18参照)。図18(b)に示すように、信号線1'に信号パルスが流れていると、信号線2'には下記に示す数3の式に示す関係による容量分圧された電圧が現われる。C1《Cgの関係が成り立つと問題にする必要はない。foil)22上に、信号配線32に流れる電流Iにより発生する磁束を打ち消すような方向に渦電流が流れるので、配線のインダクタンス(自己インダクタンスと及び配線間の相互インダクタンス)と誘導性クロストークを低減することができる。これにより、信号及びデータの伝送の高速化がはかれる。反射ノイズは、信号が線路を伝播する際に、線路の特性インピーダンスに変化があると、その変化点で信号が反射する現象である。反射波が元に戻るために伝送波形に歪みが生じ、あたかもノイズがのったような現象となる。変化点から先には、反射した分は透過しないので、こちらも波形が歪んでしまう。inventionMHz〜数GHz)では線路長が数mmの長さで問題となる。配線長と周波数に対応する波長との関係は、配線長が著しく短い半導体チップ内の配線については、その反射ノイズを考える必要がない。noise.【0062】主として配線基板上の線路に問題となる場合が多く、その場合には特性インピーダンスを一定に保つための線路設計した基板構造を採用している。このような対策が最も取りずらい箇所がパッケージの配線部分となり、この箇所の配線長は数mmの長さに該当する。定性的には集中定数回路でもある程度の現象を理解できる面があるが、定量的に現象を押え込むためには分布定数回路による解析をする必要がある。考えなければならない。本実施例2の場合はポリイミド樹脂フィルム(絶縁膜)の上に配線をしているので、ポリイミド樹脂の誘電率が信号の伝播速度を決めることになる。誘電率と信号の伝播速度の関係を求めたものを表2に示す。(2.998E+11)mm/secとして計算した。同時に伝播する信号が半導体チップ1の入口に到達するまでの時間が線路毎に異なるとトランジスタの動作タイミングが異なるために誤動作の原因になる場合がある。誤動作の原因となる点ではノイズと同一に扱う必要があり、ノイズの一種に組み入れられている。周波数が高くなればなる程厳しく管理する必要がある。管理対象にしなければならない。2]【0065】前記実施例2においては、本発明の半導体装置として半導体記憶装置(メモリ)を適用したが、これに限定されるものではないことは前述の説明から明らであろう。[0066]【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。substrate,該配線に近接する位置に電磁波遮蔽膜(金属箔)を配置したことにより、配線に近接する位置に配置された電磁波遮蔽膜上に、配線基板の配線に流れる電流により発生する磁束を打ち消すような方向に流れるので、配線のインダクタンス(自己インダクタンスと及び配線間の相互インダクタンス)と誘導性クロストークを低減することができる。これにより、電気信号の信頼性及び伝播速度の高速化がはかれる。film,該電磁波遮蔽膜の上に絶縁膜を介してリードを配置したことにより、半導体チップに影響を与える電磁波の影響を防御するので、駆動電圧や伝送路におけるクロック信号等の信号にノイズが乗るのを低減することができる。speed,装置の動作速度の高速化がはかれる。achieved.【0069】(3)前記(1)及び(2)により、電子装置の信号伝送速度を速くすることができるので、装置の動作速度の高速化がはかれる。DRAWINGS【図1】本発明の実施例1によるプリント配線基板の概略構成を示す模式平面図である。invention.【図2】本実施例1によるプリント配線基板の作用を説明するための図である。embodiment.【図3】本実施例1によるプリント配線基板の作用を説明するための他の図である。embodiment.【図4】本実施例1によるプリント配線基板の金属箔に発生した渦電流により低下する自己インダクタンスを具体的にシミュレーションにより確認した渦電流が流れている状態を示す図である。1.【図5】本実施例1によるプリント配線基板の金属箔の有無によるインダクタンスの変化(100MHzでの測定値)を示す図である。MHz).【図6】本実施例1によるプリント配線基板の金属箔の固有抵抗値と自己インダクタンスの周波数による変化を示す図である。FIGPタイプBGA構造のDRAMの概略構成を示す模式平面図である。structure.【図8】図7の要部拡大図である。7.【図9】図8のB−B'線で切った断面図である。8.【図10】図9に示す電磁波防止構造の詳細構成を示す展開断面図である。structureRAMのパッケージ上の配線リードに与えるノイズを具体的にシミュレーションにより確認する条件を示す図である。simulation.【図12】図11において(a)図面通りのリード間隔の場合のシミュレーション結果を示す図である。150μmにした場合のシミュレーション結果を示す図である。m.【図14】図11において(c)電磁波遮蔽膜を配置して計算した場合のシミュレーション結果を示す図である。11.【図15】相互インダクタンスによるリンギング箇所の作用について説明するための等価回路で表した図である。inductance.【図16】本発明の実施例3による電子装置の要部の概略構成を示す模式平面図である。invention.【図17】高周波領域のノイズ発生の原因を説明する為の図である。region.【図18】クロストーク・ノイズを説明するための図である。claims]【請求項1】絶縁基板上に所定の配線を配設し、該配線に近接する位置に電磁波遮蔽膜を配置したことを特徴とする配線基板。しての必要な物性値の条件、及び適用周波数条件を、配線のインダクタンスと誘導性クロストークを低減するように選定したことを特徴とする配線基板。crosstalk.【請求項3】半導体チップの集積回路が形成されている面の上に絶縁膜を介して電磁波遮蔽膜を配置し、該電磁波遮蔽膜の上に絶縁膜を介しリードを配置し、該リードと半導体チップの外部端子とを電気的に接続し、封止材で封止してなることを特徴とする半導体装置。material.【請求項4】請求項1に記載の配線基板と、その上に実装される請求項3に記載の半導体装置とを備えたことを特徴とする電子装置。