HDL高度なF.A.Q.」を見てて、勉強になった。1'b0;上記では、rp=4'h0、wp=4'hFの時にfifo_fullが1にならない。○解説rp-4'b0001にすればOK。これもビット幅の問題であり、"1"は32ビット以上の整数。==の評価時は、両辺同じ32ビット幅に拡張される。fifo_full演算の左側(rp-1)=32'hffff_ffff、右側(wp)=32'h0000_000fとなってしまい、同値にならない。よって、IF文がFalseになる。演算系では、ビット幅は一致させた方が良い。titleこれ懐かしいな~。SDRAMのデバックをしていたときに、教えてもらったFAQです。title毎度コメントありがとうございます。こちらmarseeさんのFAQでしたか。備忘録として記載させて頂きました。